llvm/test/CodeGen/NVPTX/pr17529.ll

   1 ; RUN: llc < %s -march=nvptx64 -mcpu=sm_20 | FileCheck %s
   2 ; RUN: %if ptxas %{ llc < %s -march=nvptx64 -mcpu=sm_20 | %ptxas-verify %}
   3
   4 target datalayout = "e-p:64:64:64-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-v16:16:16-v32:32:32-v64:64:64-v128:128:128-n16:32:64"
   5 target triple = "nvptx64-nvidia-cuda"
   6
   7 ; Function Attrs: nounwind
   8 ; CHECK: .func kernelgen_memcpy
   9 define ptx_device void @kernelgen_memcpy(ptr nocapture %dst) #0 {
  10 entry:
  11   br i1 undef, label %for.end, label %vector.body
  12
  13 vector.body:                                      ; preds = %vector.body, %entry
  14   %index = phi i64 [ %index.next, %vector.body ], [ 0, %entry ]
  15   %scevgep9 = getelementptr i8, ptr %dst, i64 %index
  16   store <4 x i8> undef, ptr %scevgep9, align 1
  17   %index.next = add i64 %index, 4
  18   %0 = icmp eq i64 undef, %index.next
  19   br i1 %0, label %middle.block, label %vector.body
  20
  21 middle.block:                                     ; preds = %vector.body
  22   br i1 undef, label %for.end, label %for.body.preheader1
  23
  24 for.body.preheader1:                              ; preds = %middle.block
  25   br label %for.body
  26
  27 for.body:                                         ; preds = %for.body, %for.body.preheader1
  28   %lsr.iv3 = phi ptr [ %dst, %for.body.preheader1 ], [ %scevgep4, %for.body ]
  29   store i8 undef, ptr %lsr.iv3, align 1
  30   %scevgep4 = getelementptr i8, ptr %lsr.iv3, i64 1
  31   br label %for.body
  32
  33 for.end:                                          ; preds = %middle.block, %entry
  34   ret void
  35 }
  36
  37 attributes #0 = { nounwind "less-precise-fpmad"="false" "frame-pointer"="none" "no-infs-fp-math"="false" "no-nans-fp-math"="false" "no-realign-stack" "stack-protector-buffer-size"="8" "unsafe-fp-math"="false" "use-soft-float"="false" }