llvm/test/CodeGen/RISCV/O3-pipeline.ll

   1 ; RUN: llc -mtriple=riscv32 -O3 -debug-pass=Structure < %s -o /dev/null 2>&1 | \
   2 ; RUN:   grep -v "Verify generated machine code" | \
   3 ; RUN:   FileCheck %s --check-prefixes=CHECK
   4 ; RUN: llc -mtriple=riscv64 -O3 -debug-pass=Structure < %s -o /dev/null 2>&1 | \
   5 ; RUN:   grep -v "Verify generated machine code" | \
   6 ; RUN:   FileCheck %s --check-prefixes=CHECK,RV64
   7
   8 ; REQUIRES: asserts
   9
  10 ; CHECK-LABEL: Pass Arguments:
  11 ; CHECK-NEXT: Target Library Information
  12 ; CHECK-NEXT: Target Pass Configuration
  13 ; CHECK-NEXT: Machine Module Information
  14 ; CHECK-NEXT: Target Transform Information
  15 ; CHECK-NEXT: Type-Based Alias Analysis
  16 ; CHECK-NEXT: Scoped NoAlias Alias Analysis
  17 ; CHECK-NEXT: Assumption Cache Tracker
  18 ; CHECK-NEXT: Profile summary info
  19 ; CHECK-NEXT: Create Garbage Collector Module Metadata
  20 ; CHECK-NEXT: Machine Branch Probability Analysis
  21 ; CHECK-NEXT: Default Regalloc Eviction Advisor
  22 ; CHECK-NEXT: Default Regalloc Priority Advisor
  23 ; CHECK-NEXT:   ModulePass Manager
  24 ; CHECK-NEXT:     Pre-ISel Intrinsic Lowering
  25 ; CHECK-NEXT:     FunctionPass Manager
  26 ; CHECK-NEXT:       Expand large div/rem
  27 ; CHECK-NEXT:       Expand large fp convert
  28 ; CHECK-NEXT:       Expand Atomic instructions
  29 ; CHECK-NEXT:       Dominator Tree Construction
  30 ; CHECK-NEXT:       Natural Loop Information
  31 ; CHECK-NEXT:       RISC-V gather/scatter lowering
  32 ; CHECK-NEXT:       Interleaved Access Pass
  33 ; CHECK-NEXT:       RISC-V CodeGenPrepare
  34 ; CHECK-NEXT:       Module Verifier
  35 ; CHECK-NEXT:       Basic Alias Analysis (stateless AA impl)
  36 ; CHECK-NEXT:       Canonicalize natural loops
  37 ; CHECK-NEXT:       Scalar Evolution Analysis
  38 ; CHECK-NEXT:       Loop Pass Manager
  39 ; CHECK-NEXT:         Canonicalize Freeze Instructions in Loops
  40 ; CHECK-NEXT:         Induction Variable Users
  41 ; CHECK-NEXT:         Loop Strength Reduction
  42 ; CHECK-NEXT:       Basic Alias Analysis (stateless AA impl)
  43 ; CHECK-NEXT:       Function Alias Analysis Results
  44 ; CHECK-NEXT:       Merge contiguous icmps into a memcmp
  45 ; CHECK-NEXT:       Natural Loop Information
  46 ; CHECK-NEXT:       Lazy Branch Probability Analysis
  47 ; CHECK-NEXT:       Lazy Block Frequency Analysis
  48 ; CHECK-NEXT:       Expand memcmp() to load/stores
  49 ; CHECK-NEXT:       Lower Garbage Collection Instructions
  50 ; CHECK-NEXT:       Shadow Stack GC Lowering
  51 ; CHECK-NEXT:       Lower constant intrinsics
  52 ; CHECK-NEXT:       Remove unreachable blocks from the CFG
  53 ; CHECK-NEXT:       Natural Loop Information
  54 ; CHECK-NEXT:       Post-Dominator Tree Construction
  55 ; CHECK-NEXT:       Branch Probability Analysis
  56 ; CHECK-NEXT:       Block Frequency Analysis
  57 ; CHECK-NEXT:       Constant Hoisting
  58 ; CHECK-NEXT:       Replace intrinsics with calls to vector library
  59 ; CHECK-NEXT:       Partially inline calls to library functions
  60 ; CHECK-NEXT:       Expand vector predication intrinsics
  61 ; CHECK-NEXT:       Scalarize Masked Memory Intrinsics
  62 ; CHECK-NEXT:       Expand reduction intrinsics
  63 ; CHECK-NEXT:       Natural Loop Information
  64 ; CHECK-NEXT:       TLS Variable Hoist
  65 ; CHECK-NEXT:       CodeGen Prepare
  66 ; CHECK-NEXT:       Dominator Tree Construction
  67 ; CHECK-NEXT:       Exception handling preparation
  68 ; CHECK-NEXT:     A No-Op Barrier Pass
  69 ; CHECK-NEXT:     FunctionPass Manager
  70 ; CHECK-NEXT:       Prepare callbr
  71 ; CHECK-NEXT:       Safe Stack instrumentation pass
  72 ; CHECK-NEXT:       Insert stack protectors
  73 ; CHECK-NEXT:       Module Verifier
  74 ; CHECK-NEXT:       Dominator Tree Construction
  75 ; CHECK-NEXT:       Basic Alias Analysis (stateless AA impl)
  76 ; CHECK-NEXT:       Function Alias Analysis Results
  77 ; CHECK-NEXT:       Natural Loop Information
  78 ; CHECK-NEXT:       Post-Dominator Tree Construction
  79 ; CHECK-NEXT:       Branch Probability Analysis
  80 ; CHECK-NEXT:       Assignment Tracking Analysis
  81 ; CHECK-NEXT:       Lazy Branch Probability Analysis
  82 ; CHECK-NEXT:       Lazy Block Frequency Analysis
  83 ; CHECK-NEXT:       RISC-V DAG->DAG Pattern Instruction Selection
  84 ; CHECK-NEXT:       Finalize ISel and expand pseudo-instructions
  85 ; CHECK-NEXT:       RISC-V Fold Masks
  86 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
  87 ; CHECK-NEXT:       Early Tail Duplication
  88 ; CHECK-NEXT:       Optimize machine instruction PHIs
  89 ; CHECK-NEXT:       Slot index numbering
  90 ; CHECK-NEXT:       Merge disjoint stack slots
  91 ; CHECK-NEXT:       Local Stack Slot Allocation
  92 ; CHECK-NEXT:       Remove dead machine instructions
  93 ; CHECK-NEXT:       MachineDominator Tree Construction
  94 ; CHECK-NEXT:       Machine Natural Loop Construction
  95 ; CHECK-NEXT:       Machine Block Frequency Analysis
  96 ; CHECK-NEXT:       Early Machine Loop Invariant Code Motion
  97 ; CHECK-NEXT:       MachineDominator Tree Construction
  98 ; CHECK-NEXT:       Machine Block Frequency Analysis
  99 ; CHECK-NEXT:       Machine Common Subexpression Elimination
 100 ; CHECK-NEXT:       MachinePostDominator Tree Construction
 101 ; CHECK-NEXT:       Machine Cycle Info Analysis
 102 ; CHECK-NEXT:       Machine code sinking
 103 ; CHECK-NEXT:       Peephole Optimizations
 104 ; CHECK-NEXT:       Remove dead machine instructions
 105 ; CHECK-NEXT:       Machine Trace Metrics
 106 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 107 ; CHECK-NEXT:       Machine InstCombiner
 108 ; RV64-NEXT:        RISC-V Optimize W Instructions
 109 ; CHECK-NEXT:       RISC-V Pre-RA pseudo instruction expansion pass
 110 ; CHECK-NEXT:       RISC-V Merge Base Offset
 111 ; CHECK-NEXT:       RISC-V Insert VSETVLI pass
 112 ; CHECK-NEXT:       RISC-V Dead register definitions
 113 ; CHECK-NEXT:       RISC-V Insert Read/Write CSR Pass
 114 ; CHECK-NEXT:       Detect Dead Lanes
 115 ; CHECK-NEXT:       RISC-V init undef pass
 116 ; CHECK-NEXT:       Process Implicit Definitions
 117 ; CHECK-NEXT:       Remove unreachable machine basic blocks
 118 ; CHECK-NEXT:       Live Variable Analysis
 119 ; CHECK-NEXT:       Eliminate PHI nodes for register allocation
 120 ; CHECK-NEXT:       Two-Address instruction pass
 121 ; CHECK-NEXT:       MachineDominator Tree Construction
 122 ; CHECK-NEXT:       Slot index numbering
 123 ; CHECK-NEXT:       Live Interval Analysis
 124 ; CHECK-NEXT:       Register Coalescer
 125 ; CHECK-NEXT:       Rename Disconnected Subregister Components
 126 ; CHECK-NEXT:       Machine Instruction Scheduler
 127 ; CHECK-NEXT:       Machine Block Frequency Analysis
 128 ; CHECK-NEXT:       Debug Variable Analysis
 129 ; CHECK-NEXT:       Live Stack Slot Analysis
 130 ; CHECK-NEXT:       Virtual Register Map
 131 ; CHECK-NEXT:       Live Register Matrix
 132 ; CHECK-NEXT:       Bundle Machine CFG Edges
 133 ; CHECK-NEXT:       Spill Code Placement Analysis
 134 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 135 ; CHECK-NEXT:       Machine Optimization Remark Emitter
 136 ; CHECK-NEXT:       Greedy Register Allocator
 137 ; CHECK-NEXT:       Virtual Register Rewriter
 138 ; CHECK-NEXT:       Register Allocation Pass Scoring
 139 ; CHECK-NEXT:       Stack Slot Coloring
 140 ; CHECK-NEXT:       Machine Copy Propagation Pass
 141 ; CHECK-NEXT:       Machine Loop Invariant Code Motion
 142 ; CHECK-NEXT:       RISC-V Redundant Copy Elimination
 143 ; CHECK-NEXT:       Remove Redundant DEBUG_VALUE analysis
 144 ; CHECK-NEXT:       Fixup Statepoint Caller Saved
 145 ; CHECK-NEXT:       PostRA Machine Sink
 146 ; CHECK-NEXT:       MachineDominator Tree Construction
 147 ; CHECK-NEXT:       Machine Natural Loop Construction
 148 ; CHECK-NEXT:       Machine Block Frequency Analysis
 149 ; CHECK-NEXT:       MachinePostDominator Tree Construction
 150 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 151 ; CHECK-NEXT:       Machine Optimization Remark Emitter
 152 ; CHECK-NEXT:       Shrink Wrapping analysis
 153 ; CHECK-NEXT:       Prologue/Epilogue Insertion & Frame Finalization
 154 ; CHECK-NEXT:       Machine Late Instructions Cleanup Pass
 155 ; CHECK-NEXT:       Control Flow Optimizer
 156 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 157 ; CHECK-NEXT:       Tail Duplication
 158 ; CHECK-NEXT:       Machine Copy Propagation Pass
 159 ; CHECK-NEXT:       Post-RA pseudo instruction expansion pass
 160 ; CHECK-NEXT:       RISC-V post-regalloc pseudo instruction expansion pass
 161 ; CHECK-NEXT:       Insert KCFI indirect call checks
 162 ; CHECK-NEXT:       MachineDominator Tree Construction
 163 ; CHECK-NEXT:       Machine Natural Loop Construction
 164 ; CHECK-NEXT:       PostRA Machine Instruction Scheduler
 165 ; CHECK-NEXT:       Analyze Machine Code For Garbage Collection
 166 ; CHECK-NEXT:       Machine Block Frequency Analysis
 167 ; CHECK-NEXT:       MachinePostDominator Tree Construction
 168 ; CHECK-NEXT:       Branch Probability Basic Block Placement
 169 ; CHECK-NEXT:       Insert fentry calls
 170 ; CHECK-NEXT:       Insert XRay ops
 171 ; CHECK-NEXT:       Implement the 'patchable-function' attribute
 172 ; CHECK-NEXT:       Branch relaxation pass
 173 ; CHECK-NEXT:       RISC-V Make Compressible
 174 ; CHECK-NEXT:       Machine Copy Propagation Pass
 175 ; CHECK-NEXT:       Contiguously Lay Out Funclets
 176 ; CHECK-NEXT:       StackMap Liveness Analysis
 177 ; CHECK-NEXT:       Live DEBUG_VALUE analysis
 178 ; CHECK-NEXT:       Machine Sanitizer Binary Metadata
 179 ; CHECK-NEXT:     Machine Outliner
 180 ; CHECK-NEXT:     FunctionPass Manager
 181 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 182 ; CHECK-NEXT:       Machine Optimization Remark Emitter
 183 ; CHECK-NEXT:       Stack Frame Layout Analysis
 184 ; CHECK-NEXT:       RISC-V Zcmp move merging pass
 185 ; CHECK-NEXT:       RISC-V Zcmp Push/Pop optimization pass
 186 ; CHECK-NEXT:       RISC-V pseudo instruction expansion pass
 187 ; CHECK-NEXT:       RISC-V atomic pseudo instruction expansion pass
 188 ; CHECK-NEXT:       Unpack machine instruction bundles
 189 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 190 ; CHECK-NEXT:       Machine Optimization Remark Emitter
 191 ; CHECK-NEXT:       RISC-V Assembly Printer
 192 ; CHECK-NEXT:       Free MachineFunction