llvm/test/CodeGen/RISCV/rv64-legal-i32/div.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv64 -verify-machineinstrs < %s \
   3 ; RUN:   -riscv-experimental-rv64-legal-i32 | FileCheck -check-prefix=RV64I %s
   4 ; RUN: llc -mtriple=riscv64 -mattr=+m -verify-machineinstrs < %s \
   5 ; RUN:   -riscv-experimental-rv64-legal-i32 | FileCheck -check-prefix=RV64IM %s
   6
   7 define i32 @udiv(i32 %a, i32 %b) nounwind {
   8 ; RV64I-LABEL: udiv:
   9 ; RV64I:       # %bb.0:
  10 ; RV64I-NEXT:    addi sp, sp, -16
  11 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
  12 ; RV64I-NEXT:    slli a0, a0, 32
  13 ; RV64I-NEXT:    srli a0, a0, 32
  14 ; RV64I-NEXT:    slli a1, a1, 32
  15 ; RV64I-NEXT:    srli a1, a1, 32
  16 ; RV64I-NEXT:    call __udivdi3@plt
  17 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
  18 ; RV64I-NEXT:    addi sp, sp, 16
  19 ; RV64I-NEXT:    ret
  20 ;
  21 ; RV64IM-LABEL: udiv:
  22 ; RV64IM:       # %bb.0:
  23 ; RV64IM-NEXT:    divuw a0, a0, a1
  24 ; RV64IM-NEXT:    ret
  25   %1 = udiv i32 %a, %b
  26   ret i32 %1
  27 }
  28
  29 define i32 @udiv_constant(i32 %a) nounwind {
  30 ; RV64I-LABEL: udiv_constant:
  31 ; RV64I:       # %bb.0:
  32 ; RV64I-NEXT:    addi sp, sp, -16
  33 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
  34 ; RV64I-NEXT:    slli a0, a0, 32
  35 ; RV64I-NEXT:    srli a0, a0, 32
  36 ; RV64I-NEXT:    li a1, 5
  37 ; RV64I-NEXT:    call __udivdi3@plt
  38 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
  39 ; RV64I-NEXT:    addi sp, sp, 16
  40 ; RV64I-NEXT:    ret
  41 ;
  42 ; RV64IM-LABEL: udiv_constant:
  43 ; RV64IM:       # %bb.0:
  44 ; RV64IM-NEXT:    slli a0, a0, 32
  45 ; RV64IM-NEXT:    lui a1, 838861
  46 ; RV64IM-NEXT:    addi a1, a1, -819
  47 ; RV64IM-NEXT:    slli a1, a1, 32
  48 ; RV64IM-NEXT:    mulhu a0, a0, a1
  49 ; RV64IM-NEXT:    srli a0, a0, 34
  50 ; RV64IM-NEXT:    ret
  51   %1 = udiv i32 %a, 5
  52   ret i32 %1
  53 }
  54
  55 define i32 @udiv_pow2(i32 %a) nounwind {
  56 ; RV64I-LABEL: udiv_pow2:
  57 ; RV64I:       # %bb.0:
  58 ; RV64I-NEXT:    srliw a0, a0, 3
  59 ; RV64I-NEXT:    ret
  60 ;
  61 ; RV64IM-LABEL: udiv_pow2:
  62 ; RV64IM:       # %bb.0:
  63 ; RV64IM-NEXT:    srliw a0, a0, 3
  64 ; RV64IM-NEXT:    ret
  65   %1 = udiv i32 %a, 8
  66   ret i32 %1
  67 }
  68
  69 define i32 @udiv_constant_lhs(i32 %a) nounwind {
  70 ; RV64I-LABEL: udiv_constant_lhs:
  71 ; RV64I:       # %bb.0:
  72 ; RV64I-NEXT:    addi sp, sp, -16
  73 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
  74 ; RV64I-NEXT:    slli a0, a0, 32
  75 ; RV64I-NEXT:    srli a1, a0, 32
  76 ; RV64I-NEXT:    li a0, 10
  77 ; RV64I-NEXT:    call __udivdi3@plt
  78 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
  79 ; RV64I-NEXT:    addi sp, sp, 16
  80 ; RV64I-NEXT:    ret
  81 ;
  82 ; RV64IM-LABEL: udiv_constant_lhs:
  83 ; RV64IM:       # %bb.0:
  84 ; RV64IM-NEXT:    li a1, 10
  85 ; RV64IM-NEXT:    divuw a0, a1, a0
  86 ; RV64IM-NEXT:    ret
  87   %1 = udiv i32 10, %a
  88   ret i32 %1
  89 }
  90
  91 define i64 @udiv64(i64 %a, i64 %b) nounwind {
  92 ; RV64I-LABEL: udiv64:
  93 ; RV64I:       # %bb.0:
  94 ; RV64I-NEXT:    tail __udivdi3@plt
  95 ;
  96 ; RV64IM-LABEL: udiv64:
  97 ; RV64IM:       # %bb.0:
  98 ; RV64IM-NEXT:    divu a0, a0, a1
  99 ; RV64IM-NEXT:    ret
 100   %1 = udiv i64 %a, %b
 101   ret i64 %1
 102 }
 103
 104 define i64 @udiv64_constant(i64 %a) nounwind {
 105 ; RV64I-LABEL: udiv64_constant:
 106 ; RV64I:       # %bb.0:
 107 ; RV64I-NEXT:    li a1, 5
 108 ; RV64I-NEXT:    tail __udivdi3@plt
 109 ;
 110 ; RV64IM-LABEL: udiv64_constant:
 111 ; RV64IM:       # %bb.0:
 112 ; RV64IM-NEXT:    lui a1, 838861
 113 ; RV64IM-NEXT:    addiw a1, a1, -819
 114 ; RV64IM-NEXT:    slli a2, a1, 32
 115 ; RV64IM-NEXT:    add a1, a1, a2
 116 ; RV64IM-NEXT:    mulhu a0, a0, a1
 117 ; RV64IM-NEXT:    srli a0, a0, 2
 118 ; RV64IM-NEXT:    ret
 119   %1 = udiv i64 %a, 5
 120   ret i64 %1
 121 }
 122
 123 define i64 @udiv64_constant_lhs(i64 %a) nounwind {
 124 ; RV64I-LABEL: udiv64_constant_lhs:
 125 ; RV64I:       # %bb.0:
 126 ; RV64I-NEXT:    mv a1, a0
 127 ; RV64I-NEXT:    li a0, 10
 128 ; RV64I-NEXT:    tail __udivdi3@plt
 129 ;
 130 ; RV64IM-LABEL: udiv64_constant_lhs:
 131 ; RV64IM:       # %bb.0:
 132 ; RV64IM-NEXT:    li a1, 10
 133 ; RV64IM-NEXT:    divu a0, a1, a0
 134 ; RV64IM-NEXT:    ret
 135   %1 = udiv i64 10, %a
 136   ret i64 %1
 137 }
 138
 139 define i8 @udiv8(i8 %a, i8 %b) nounwind {
 140 ; RV64I-LABEL: udiv8:
 141 ; RV64I:       # %bb.0:
 142 ; RV64I-NEXT:    addi sp, sp, -16
 143 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 144 ; RV64I-NEXT:    andi a0, a0, 255
 145 ; RV64I-NEXT:    andi a1, a1, 255
 146 ; RV64I-NEXT:    call __udivdi3@plt
 147 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 148 ; RV64I-NEXT:    addi sp, sp, 16
 149 ; RV64I-NEXT:    ret
 150 ;
 151 ; RV64IM-LABEL: udiv8:
 152 ; RV64IM:       # %bb.0:
 153 ; RV64IM-NEXT:    andi a1, a1, 255
 154 ; RV64IM-NEXT:    andi a0, a0, 255
 155 ; RV64IM-NEXT:    divuw a0, a0, a1
 156 ; RV64IM-NEXT:    ret
 157   %1 = udiv i8 %a, %b
 158   ret i8 %1
 159 }
 160
 161 define i8 @udiv8_constant(i8 %a) nounwind {
 162 ; RV64I-LABEL: udiv8_constant:
 163 ; RV64I:       # %bb.0:
 164 ; RV64I-NEXT:    addi sp, sp, -16
 165 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 166 ; RV64I-NEXT:    andi a0, a0, 255
 167 ; RV64I-NEXT:    li a1, 5
 168 ; RV64I-NEXT:    call __udivdi3@plt
 169 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 170 ; RV64I-NEXT:    addi sp, sp, 16
 171 ; RV64I-NEXT:    ret
 172 ;
 173 ; RV64IM-LABEL: udiv8_constant:
 174 ; RV64IM:       # %bb.0:
 175 ; RV64IM-NEXT:    andi a0, a0, 255
 176 ; RV64IM-NEXT:    li a1, 205
 177 ; RV64IM-NEXT:    mul a0, a0, a1
 178 ; RV64IM-NEXT:    srliw a0, a0, 10
 179 ; RV64IM-NEXT:    ret
 180   %1 = udiv i8 %a, 5
 181   ret i8 %1
 182 }
 183
 184 define i8 @udiv8_pow2(i8 %a) nounwind {
 185 ; RV64I-LABEL: udiv8_pow2:
 186 ; RV64I:       # %bb.0:
 187 ; RV64I-NEXT:    slli a0, a0, 56
 188 ; RV64I-NEXT:    srli a0, a0, 59
 189 ; RV64I-NEXT:    ret
 190 ;
 191 ; RV64IM-LABEL: udiv8_pow2:
 192 ; RV64IM:       # %bb.0:
 193 ; RV64IM-NEXT:    slli a0, a0, 56
 194 ; RV64IM-NEXT:    srli a0, a0, 59
 195 ; RV64IM-NEXT:    ret
 196   %1 = udiv i8 %a, 8
 197   ret i8 %1
 198 }
 199
 200 define i8 @udiv8_constant_lhs(i8 %a) nounwind {
 201 ; RV64I-LABEL: udiv8_constant_lhs:
 202 ; RV64I:       # %bb.0:
 203 ; RV64I-NEXT:    addi sp, sp, -16
 204 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 205 ; RV64I-NEXT:    andi a1, a0, 255
 206 ; RV64I-NEXT:    li a0, 10
 207 ; RV64I-NEXT:    call __udivdi3@plt
 208 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 209 ; RV64I-NEXT:    addi sp, sp, 16
 210 ; RV64I-NEXT:    ret
 211 ;
 212 ; RV64IM-LABEL: udiv8_constant_lhs:
 213 ; RV64IM:       # %bb.0:
 214 ; RV64IM-NEXT:    andi a0, a0, 255
 215 ; RV64IM-NEXT:    li a1, 10
 216 ; RV64IM-NEXT:    divuw a0, a1, a0
 217 ; RV64IM-NEXT:    ret
 218   %1 = udiv i8 10, %a
 219   ret i8 %1
 220 }
 221
 222 define i16 @udiv16(i16 %a, i16 %b) nounwind {
 223 ; RV64I-LABEL: udiv16:
 224 ; RV64I:       # %bb.0:
 225 ; RV64I-NEXT:    addi sp, sp, -16
 226 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 227 ; RV64I-NEXT:    lui a2, 16
 228 ; RV64I-NEXT:    addiw a2, a2, -1
 229 ; RV64I-NEXT:    and a0, a0, a2
 230 ; RV64I-NEXT:    and a1, a1, a2
 231 ; RV64I-NEXT:    call __udivdi3@plt
 232 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 233 ; RV64I-NEXT:    addi sp, sp, 16
 234 ; RV64I-NEXT:    ret
 235 ;
 236 ; RV64IM-LABEL: udiv16:
 237 ; RV64IM:       # %bb.0:
 238 ; RV64IM-NEXT:    lui a2, 16
 239 ; RV64IM-NEXT:    addi a2, a2, -1
 240 ; RV64IM-NEXT:    and a1, a1, a2
 241 ; RV64IM-NEXT:    and a0, a0, a2
 242 ; RV64IM-NEXT:    divuw a0, a0, a1
 243 ; RV64IM-NEXT:    ret
 244   %1 = udiv i16 %a, %b
 245   ret i16 %1
 246 }
 247
 248 define i16 @udiv16_constant(i16 %a) nounwind {
 249 ; RV64I-LABEL: udiv16_constant:
 250 ; RV64I:       # %bb.0:
 251 ; RV64I-NEXT:    addi sp, sp, -16
 252 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 253 ; RV64I-NEXT:    slli a0, a0, 48
 254 ; RV64I-NEXT:    srli a0, a0, 48
 255 ; RV64I-NEXT:    li a1, 5
 256 ; RV64I-NEXT:    call __udivdi3@plt
 257 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 258 ; RV64I-NEXT:    addi sp, sp, 16
 259 ; RV64I-NEXT:    ret
 260 ;
 261 ; RV64IM-LABEL: udiv16_constant:
 262 ; RV64IM:       # %bb.0:
 263 ; RV64IM-NEXT:    lui a1, 52429
 264 ; RV64IM-NEXT:    slli a1, a1, 4
 265 ; RV64IM-NEXT:    slli a0, a0, 48
 266 ; RV64IM-NEXT:    mulhu a0, a0, a1
 267 ; RV64IM-NEXT:    srliw a0, a0, 18
 268 ; RV64IM-NEXT:    ret
 269   %1 = udiv i16 %a, 5
 270   ret i16 %1
 271 }
 272
 273 define i16 @udiv16_pow2(i16 %a) nounwind {
 274 ; RV64I-LABEL: udiv16_pow2:
 275 ; RV64I:       # %bb.0:
 276 ; RV64I-NEXT:    slli a0, a0, 48
 277 ; RV64I-NEXT:    srli a0, a0, 51
 278 ; RV64I-NEXT:    ret
 279 ;
 280 ; RV64IM-LABEL: udiv16_pow2:
 281 ; RV64IM:       # %bb.0:
 282 ; RV64IM-NEXT:    slli a0, a0, 48
 283 ; RV64IM-NEXT:    srli a0, a0, 51
 284 ; RV64IM-NEXT:    ret
 285   %1 = udiv i16 %a, 8
 286   ret i16 %1
 287 }
 288
 289 define i16 @udiv16_constant_lhs(i16 %a) nounwind {
 290 ; RV64I-LABEL: udiv16_constant_lhs:
 291 ; RV64I:       # %bb.0:
 292 ; RV64I-NEXT:    addi sp, sp, -16
 293 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 294 ; RV64I-NEXT:    slli a0, a0, 48
 295 ; RV64I-NEXT:    srli a1, a0, 48
 296 ; RV64I-NEXT:    li a0, 10
 297 ; RV64I-NEXT:    call __udivdi3@plt
 298 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 299 ; RV64I-NEXT:    addi sp, sp, 16
 300 ; RV64I-NEXT:    ret
 301 ;
 302 ; RV64IM-LABEL: udiv16_constant_lhs:
 303 ; RV64IM:       # %bb.0:
 304 ; RV64IM-NEXT:    lui a1, 16
 305 ; RV64IM-NEXT:    addi a1, a1, -1
 306 ; RV64IM-NEXT:    and a0, a0, a1
 307 ; RV64IM-NEXT:    li a1, 10
 308 ; RV64IM-NEXT:    divuw a0, a1, a0
 309 ; RV64IM-NEXT:    ret
 310   %1 = udiv i16 10, %a
 311   ret i16 %1
 312 }
 313
 314 define i32 @sdiv(i32 %a, i32 %b) nounwind {
 315 ; RV64I-LABEL: sdiv:
 316 ; RV64I:       # %bb.0:
 317 ; RV64I-NEXT:    addi sp, sp, -16
 318 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 319 ; RV64I-NEXT:    sext.w a0, a0
 320 ; RV64I-NEXT:    sext.w a1, a1
 321 ; RV64I-NEXT:    call __divdi3@plt
 322 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 323 ; RV64I-NEXT:    addi sp, sp, 16
 324 ; RV64I-NEXT:    ret
 325 ;
 326 ; RV64IM-LABEL: sdiv:
 327 ; RV64IM:       # %bb.0:
 328 ; RV64IM-NEXT:    divw a0, a0, a1
 329 ; RV64IM-NEXT:    ret
 330   %1 = sdiv i32 %a, %b
 331   ret i32 %1
 332 }
 333
 334 define i32 @sdiv_constant(i32 %a) nounwind {
 335 ; RV64I-LABEL: sdiv_constant:
 336 ; RV64I:       # %bb.0:
 337 ; RV64I-NEXT:    addi sp, sp, -16
 338 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 339 ; RV64I-NEXT:    sext.w a0, a0
 340 ; RV64I-NEXT:    li a1, 5
 341 ; RV64I-NEXT:    call __divdi3@plt
 342 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 343 ; RV64I-NEXT:    addi sp, sp, 16
 344 ; RV64I-NEXT:    ret
 345 ;
 346 ; RV64IM-LABEL: sdiv_constant:
 347 ; RV64IM:       # %bb.0:
 348 ; RV64IM-NEXT:    sext.w a0, a0
 349 ; RV64IM-NEXT:    lui a1, 419430
 350 ; RV64IM-NEXT:    addiw a1, a1, 1639
 351 ; RV64IM-NEXT:    mul a0, a0, a1
 352 ; RV64IM-NEXT:    srli a1, a0, 63
 353 ; RV64IM-NEXT:    srai a0, a0, 33
 354 ; RV64IM-NEXT:    addw a0, a0, a1
 355 ; RV64IM-NEXT:    ret
 356   %1 = sdiv i32 %a, 5
 357   ret i32 %1
 358 }
 359
 360 define i32 @sdiv_pow2(i32 %a) nounwind {
 361 ; RV64I-LABEL: sdiv_pow2:
 362 ; RV64I:       # %bb.0:
 363 ; RV64I-NEXT:    sraiw a1, a0, 31
 364 ; RV64I-NEXT:    srliw a1, a1, 29
 365 ; RV64I-NEXT:    add a0, a0, a1
 366 ; RV64I-NEXT:    sraiw a0, a0, 3
 367 ; RV64I-NEXT:    ret
 368 ;
 369 ; RV64IM-LABEL: sdiv_pow2:
 370 ; RV64IM:       # %bb.0:
 371 ; RV64IM-NEXT:    sraiw a1, a0, 31
 372 ; RV64IM-NEXT:    srliw a1, a1, 29
 373 ; RV64IM-NEXT:    add a0, a0, a1
 374 ; RV64IM-NEXT:    sraiw a0, a0, 3
 375 ; RV64IM-NEXT:    ret
 376   %1 = sdiv i32 %a, 8
 377   ret i32 %1
 378 }
 379
 380 define i32 @sdiv_pow2_2(i32 %a) nounwind {
 381 ; RV64I-LABEL: sdiv_pow2_2:
 382 ; RV64I:       # %bb.0:
 383 ; RV64I-NEXT:    sraiw a1, a0, 31
 384 ; RV64I-NEXT:    srliw a1, a1, 16
 385 ; RV64I-NEXT:    add a0, a0, a1
 386 ; RV64I-NEXT:    sraiw a0, a0, 16
 387 ; RV64I-NEXT:    ret
 388 ;
 389 ; RV64IM-LABEL: sdiv_pow2_2:
 390 ; RV64IM:       # %bb.0:
 391 ; RV64IM-NEXT:    sraiw a1, a0, 31
 392 ; RV64IM-NEXT:    srliw a1, a1, 16
 393 ; RV64IM-NEXT:    add a0, a0, a1
 394 ; RV64IM-NEXT:    sraiw a0, a0, 16
 395 ; RV64IM-NEXT:    ret
 396   %1 = sdiv i32 %a, 65536
 397   ret i32 %1
 398 }
 399
 400 define i32 @sdiv_constant_lhs(i32 %a) nounwind {
 401 ; RV64I-LABEL: sdiv_constant_lhs:
 402 ; RV64I:       # %bb.0:
 403 ; RV64I-NEXT:    addi sp, sp, -16
 404 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 405 ; RV64I-NEXT:    sext.w a1, a0
 406 ; RV64I-NEXT:    li a0, -10
 407 ; RV64I-NEXT:    call __divdi3@plt
 408 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 409 ; RV64I-NEXT:    addi sp, sp, 16
 410 ; RV64I-NEXT:    ret
 411 ;
 412 ; RV64IM-LABEL: sdiv_constant_lhs:
 413 ; RV64IM:       # %bb.0:
 414 ; RV64IM-NEXT:    li a1, -10
 415 ; RV64IM-NEXT:    divw a0, a1, a0
 416 ; RV64IM-NEXT:    ret
 417   %1 = sdiv i32 -10, %a
 418   ret i32 %1
 419 }
 420
 421 define i64 @sdiv64(i64 %a, i64 %b) nounwind {
 422 ; RV64I-LABEL: sdiv64:
 423 ; RV64I:       # %bb.0:
 424 ; RV64I-NEXT:    tail __divdi3@plt
 425 ;
 426 ; RV64IM-LABEL: sdiv64:
 427 ; RV64IM:       # %bb.0:
 428 ; RV64IM-NEXT:    div a0, a0, a1
 429 ; RV64IM-NEXT:    ret
 430   %1 = sdiv i64 %a, %b
 431   ret i64 %1
 432 }
 433
 434 define i64 @sdiv64_constant(i64 %a) nounwind {
 435 ; RV64I-LABEL: sdiv64_constant:
 436 ; RV64I:       # %bb.0:
 437 ; RV64I-NEXT:    li a1, 5
 438 ; RV64I-NEXT:    tail __divdi3@plt
 439 ;
 440 ; RV64IM-LABEL: sdiv64_constant:
 441 ; RV64IM:       # %bb.0:
 442 ; RV64IM-NEXT:    lui a1, %hi(.LCPI21_0)
 443 ; RV64IM-NEXT:    ld a1, %lo(.LCPI21_0)(a1)
 444 ; RV64IM-NEXT:    mulh a0, a0, a1
 445 ; RV64IM-NEXT:    srli a1, a0, 63
 446 ; RV64IM-NEXT:    srai a0, a0, 1
 447 ; RV64IM-NEXT:    add a0, a0, a1
 448 ; RV64IM-NEXT:    ret
 449   %1 = sdiv i64 %a, 5
 450   ret i64 %1
 451 }
 452
 453 define i64 @sdiv64_constant_lhs(i64 %a) nounwind {
 454 ; RV64I-LABEL: sdiv64_constant_lhs:
 455 ; RV64I:       # %bb.0:
 456 ; RV64I-NEXT:    mv a1, a0
 457 ; RV64I-NEXT:    li a0, 10
 458 ; RV64I-NEXT:    tail __divdi3@plt
 459 ;
 460 ; RV64IM-LABEL: sdiv64_constant_lhs:
 461 ; RV64IM:       # %bb.0:
 462 ; RV64IM-NEXT:    li a1, 10
 463 ; RV64IM-NEXT:    div a0, a1, a0
 464 ; RV64IM-NEXT:    ret
 465   %1 = sdiv i64 10, %a
 466   ret i64 %1
 467 }
 468
 469 ; Although this sdiv has two sexti32 operands, it shouldn't compile to divw on
 470 ; RV64M as that wouldn't produce the correct result for e.g. INT_MIN/-1.
 471
 472 define i64 @sdiv64_sext_operands(i32 %a, i32 %b) nounwind {
 473 ; RV64I-LABEL: sdiv64_sext_operands:
 474 ; RV64I:       # %bb.0:
 475 ; RV64I-NEXT:    sext.w a0, a0
 476 ; RV64I-NEXT:    sext.w a1, a1
 477 ; RV64I-NEXT:    tail __divdi3@plt
 478 ;
 479 ; RV64IM-LABEL: sdiv64_sext_operands:
 480 ; RV64IM:       # %bb.0:
 481 ; RV64IM-NEXT:    sext.w a0, a0
 482 ; RV64IM-NEXT:    sext.w a1, a1
 483 ; RV64IM-NEXT:    div a0, a0, a1
 484 ; RV64IM-NEXT:    ret
 485   %1 = sext i32 %a to i64
 486   %2 = sext i32 %b to i64
 487   %3 = sdiv i64 %1, %2
 488   ret i64 %3
 489 }
 490
 491 define i8 @sdiv8(i8 %a, i8 %b) nounwind {
 492 ; RV64I-LABEL: sdiv8:
 493 ; RV64I:       # %bb.0:
 494 ; RV64I-NEXT:    addi sp, sp, -16
 495 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 496 ; RV64I-NEXT:    slli a1, a1, 24
 497 ; RV64I-NEXT:    sraiw a1, a1, 24
 498 ; RV64I-NEXT:    slli a0, a0, 24
 499 ; RV64I-NEXT:    sraiw a0, a0, 24
 500 ; RV64I-NEXT:    call __divdi3@plt
 501 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 502 ; RV64I-NEXT:    addi sp, sp, 16
 503 ; RV64I-NEXT:    ret
 504 ;
 505 ; RV64IM-LABEL: sdiv8:
 506 ; RV64IM:       # %bb.0:
 507 ; RV64IM-NEXT:    slli a1, a1, 24
 508 ; RV64IM-NEXT:    sraiw a1, a1, 24
 509 ; RV64IM-NEXT:    slli a0, a0, 24
 510 ; RV64IM-NEXT:    sraiw a0, a0, 24
 511 ; RV64IM-NEXT:    divw a0, a0, a1
 512 ; RV64IM-NEXT:    ret
 513   %1 = sdiv i8 %a, %b
 514   ret i8 %1
 515 }
 516
 517 define i8 @sdiv8_constant(i8 %a) nounwind {
 518 ; RV64I-LABEL: sdiv8_constant:
 519 ; RV64I:       # %bb.0:
 520 ; RV64I-NEXT:    addi sp, sp, -16
 521 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 522 ; RV64I-NEXT:    slli a0, a0, 24
 523 ; RV64I-NEXT:    sraiw a0, a0, 24
 524 ; RV64I-NEXT:    li a1, 5
 525 ; RV64I-NEXT:    call __divdi3@plt
 526 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 527 ; RV64I-NEXT:    addi sp, sp, 16
 528 ; RV64I-NEXT:    ret
 529 ;
 530 ; RV64IM-LABEL: sdiv8_constant:
 531 ; RV64IM:       # %bb.0:
 532 ; RV64IM-NEXT:    slli a0, a0, 24
 533 ; RV64IM-NEXT:    sraiw a0, a0, 24
 534 ; RV64IM-NEXT:    li a1, 103
 535 ; RV64IM-NEXT:    mul a0, a0, a1
 536 ; RV64IM-NEXT:    sraiw a1, a0, 9
 537 ; RV64IM-NEXT:    slli a0, a0, 48
 538 ; RV64IM-NEXT:    srli a0, a0, 63
 539 ; RV64IM-NEXT:    addw a0, a1, a0
 540 ; RV64IM-NEXT:    ret
 541   %1 = sdiv i8 %a, 5
 542   ret i8 %1
 543 }
 544
 545 define i8 @sdiv8_pow2(i8 %a) nounwind {
 546 ; RV64I-LABEL: sdiv8_pow2:
 547 ; RV64I:       # %bb.0:
 548 ; RV64I-NEXT:    slli a1, a0, 24
 549 ; RV64I-NEXT:    sraiw a1, a1, 24
 550 ; RV64I-NEXT:    slli a1, a1, 49
 551 ; RV64I-NEXT:    srli a1, a1, 61
 552 ; RV64I-NEXT:    add a0, a0, a1
 553 ; RV64I-NEXT:    slli a0, a0, 24
 554 ; RV64I-NEXT:    sraiw a0, a0, 27
 555 ; RV64I-NEXT:    ret
 556 ;
 557 ; RV64IM-LABEL: sdiv8_pow2:
 558 ; RV64IM:       # %bb.0:
 559 ; RV64IM-NEXT:    slli a1, a0, 24
 560 ; RV64IM-NEXT:    sraiw a1, a1, 24
 561 ; RV64IM-NEXT:    slli a1, a1, 49
 562 ; RV64IM-NEXT:    srli a1, a1, 61
 563 ; RV64IM-NEXT:    add a0, a0, a1
 564 ; RV64IM-NEXT:    slli a0, a0, 24
 565 ; RV64IM-NEXT:    sraiw a0, a0, 27
 566 ; RV64IM-NEXT:    ret
 567   %1 = sdiv i8 %a, 8
 568   ret i8 %1
 569 }
 570
 571 define i8 @sdiv8_constant_lhs(i8 %a) nounwind {
 572 ; RV64I-LABEL: sdiv8_constant_lhs:
 573 ; RV64I:       # %bb.0:
 574 ; RV64I-NEXT:    addi sp, sp, -16
 575 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 576 ; RV64I-NEXT:    slli a0, a0, 24
 577 ; RV64I-NEXT:    sraiw a1, a0, 24
 578 ; RV64I-NEXT:    li a0, -10
 579 ; RV64I-NEXT:    call __divdi3@plt
 580 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 581 ; RV64I-NEXT:    addi sp, sp, 16
 582 ; RV64I-NEXT:    ret
 583 ;
 584 ; RV64IM-LABEL: sdiv8_constant_lhs:
 585 ; RV64IM:       # %bb.0:
 586 ; RV64IM-NEXT:    slli a0, a0, 24
 587 ; RV64IM-NEXT:    sraiw a0, a0, 24
 588 ; RV64IM-NEXT:    li a1, -10
 589 ; RV64IM-NEXT:    divw a0, a1, a0
 590 ; RV64IM-NEXT:    ret
 591   %1 = sdiv i8 -10, %a
 592   ret i8 %1
 593 }
 594
 595 define i16 @sdiv16(i16 %a, i16 %b) nounwind {
 596 ; RV64I-LABEL: sdiv16:
 597 ; RV64I:       # %bb.0:
 598 ; RV64I-NEXT:    addi sp, sp, -16
 599 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 600 ; RV64I-NEXT:    slli a1, a1, 16
 601 ; RV64I-NEXT:    sraiw a1, a1, 16
 602 ; RV64I-NEXT:    slli a0, a0, 16
 603 ; RV64I-NEXT:    sraiw a0, a0, 16
 604 ; RV64I-NEXT:    call __divdi3@plt
 605 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 606 ; RV64I-NEXT:    addi sp, sp, 16
 607 ; RV64I-NEXT:    ret
 608 ;
 609 ; RV64IM-LABEL: sdiv16:
 610 ; RV64IM:       # %bb.0:
 611 ; RV64IM-NEXT:    slli a1, a1, 16
 612 ; RV64IM-NEXT:    sraiw a1, a1, 16
 613 ; RV64IM-NEXT:    slli a0, a0, 16
 614 ; RV64IM-NEXT:    sraiw a0, a0, 16
 615 ; RV64IM-NEXT:    divw a0, a0, a1
 616 ; RV64IM-NEXT:    ret
 617   %1 = sdiv i16 %a, %b
 618   ret i16 %1
 619 }
 620
 621 define i16 @sdiv16_constant(i16 %a) nounwind {
 622 ; RV64I-LABEL: sdiv16_constant:
 623 ; RV64I:       # %bb.0:
 624 ; RV64I-NEXT:    addi sp, sp, -16
 625 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 626 ; RV64I-NEXT:    slli a0, a0, 16
 627 ; RV64I-NEXT:    sraiw a0, a0, 16
 628 ; RV64I-NEXT:    li a1, 5
 629 ; RV64I-NEXT:    call __divdi3@plt
 630 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 631 ; RV64I-NEXT:    addi sp, sp, 16
 632 ; RV64I-NEXT:    ret
 633 ;
 634 ; RV64IM-LABEL: sdiv16_constant:
 635 ; RV64IM:       # %bb.0:
 636 ; RV64IM-NEXT:    slli a0, a0, 16
 637 ; RV64IM-NEXT:    sraiw a0, a0, 16
 638 ; RV64IM-NEXT:    lui a1, 6
 639 ; RV64IM-NEXT:    addi a1, a1, 1639
 640 ; RV64IM-NEXT:    mul a0, a0, a1
 641 ; RV64IM-NEXT:    srliw a1, a0, 31
 642 ; RV64IM-NEXT:    sraiw a0, a0, 17
 643 ; RV64IM-NEXT:    addw a0, a0, a1
 644 ; RV64IM-NEXT:    ret
 645   %1 = sdiv i16 %a, 5
 646   ret i16 %1
 647 }
 648
 649 define i16 @sdiv16_pow2(i16 %a) nounwind {
 650 ; RV64I-LABEL: sdiv16_pow2:
 651 ; RV64I:       # %bb.0:
 652 ; RV64I-NEXT:    slli a1, a0, 16
 653 ; RV64I-NEXT:    sraiw a1, a1, 16
 654 ; RV64I-NEXT:    slli a1, a1, 33
 655 ; RV64I-NEXT:    srli a1, a1, 61
 656 ; RV64I-NEXT:    add a0, a0, a1
 657 ; RV64I-NEXT:    slli a0, a0, 16
 658 ; RV64I-NEXT:    sraiw a0, a0, 19
 659 ; RV64I-NEXT:    ret
 660 ;
 661 ; RV64IM-LABEL: sdiv16_pow2:
 662 ; RV64IM:       # %bb.0:
 663 ; RV64IM-NEXT:    slli a1, a0, 16
 664 ; RV64IM-NEXT:    sraiw a1, a1, 16
 665 ; RV64IM-NEXT:    slli a1, a1, 33
 666 ; RV64IM-NEXT:    srli a1, a1, 61
 667 ; RV64IM-NEXT:    add a0, a0, a1
 668 ; RV64IM-NEXT:    slli a0, a0, 16
 669 ; RV64IM-NEXT:    sraiw a0, a0, 19
 670 ; RV64IM-NEXT:    ret
 671   %1 = sdiv i16 %a, 8
 672   ret i16 %1
 673 }
 674
 675 define i16 @sdiv16_constant_lhs(i16 %a) nounwind {
 676 ; RV64I-LABEL: sdiv16_constant_lhs:
 677 ; RV64I:       # %bb.0:
 678 ; RV64I-NEXT:    addi sp, sp, -16
 679 ; RV64I-NEXT:    sd ra, 8(sp) # 8-byte Folded Spill
 680 ; RV64I-NEXT:    slli a0, a0, 16
 681 ; RV64I-NEXT:    sraiw a1, a0, 16
 682 ; RV64I-NEXT:    li a0, -10
 683 ; RV64I-NEXT:    call __divdi3@plt
 684 ; RV64I-NEXT:    ld ra, 8(sp) # 8-byte Folded Reload
 685 ; RV64I-NEXT:    addi sp, sp, 16
 686 ; RV64I-NEXT:    ret
 687 ;
 688 ; RV64IM-LABEL: sdiv16_constant_lhs:
 689 ; RV64IM:       # %bb.0:
 690 ; RV64IM-NEXT:    slli a0, a0, 16
 691 ; RV64IM-NEXT:    sraiw a0, a0, 16
 692 ; RV64IM-NEXT:    li a1, -10
 693 ; RV64IM-NEXT:    divw a0, a1, a0
 694 ; RV64IM-NEXT:    ret
 695   %1 = sdiv i16 -10, %a
 696   ret i16 %1
 697 }