llvm/test/CodeGen/RISCV/rv64zbs.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv64 -verify-machineinstrs < %s \
   3 ; RUN:   | FileCheck %s -check-prefixes=CHECK,RV64I
   4 ; RUN: llc -mtriple=riscv64 -mattr=+zbs -verify-machineinstrs < %s \
   5 ; RUN:   | FileCheck %s -check-prefixes=CHECK,RV64ZBS
   6
   7 define signext i32 @bclr_i32(i32 signext %a, i32 signext %b) nounwind {
   8 ; RV64I-LABEL: bclr_i32:
   9 ; RV64I:       # %bb.0:
  10 ; RV64I-NEXT:    li a2, 1
  11 ; RV64I-NEXT:    sllw a1, a2, a1
  12 ; RV64I-NEXT:    not a1, a1
  13 ; RV64I-NEXT:    and a0, a1, a0
  14 ; RV64I-NEXT:    ret
  15 ;
  16 ; RV64ZBS-LABEL: bclr_i32:
  17 ; RV64ZBS:       # %bb.0:
  18 ; RV64ZBS-NEXT:    andi a1, a1, 31
  19 ; RV64ZBS-NEXT:    bclr a0, a0, a1
  20 ; RV64ZBS-NEXT:    sext.w a0, a0
  21 ; RV64ZBS-NEXT:    ret
  22   %and = and i32 %b, 31
  23   %shl = shl nuw i32 1, %and
  24   %neg = xor i32 %shl, -1
  25   %and1 = and i32 %neg, %a
  26   ret i32 %and1
  27 }
  28
  29 define signext i32 @bclr_i32_no_mask(i32 signext %a, i32 signext %b) nounwind {
  30 ; RV64I-LABEL: bclr_i32_no_mask:
  31 ; RV64I:       # %bb.0:
  32 ; RV64I-NEXT:    li a2, 1
  33 ; RV64I-NEXT:    sllw a1, a2, a1
  34 ; RV64I-NEXT:    not a1, a1
  35 ; RV64I-NEXT:    and a0, a1, a0
  36 ; RV64I-NEXT:    ret
  37 ;
  38 ; RV64ZBS-LABEL: bclr_i32_no_mask:
  39 ; RV64ZBS:       # %bb.0:
  40 ; RV64ZBS-NEXT:    bclr a0, a0, a1
  41 ; RV64ZBS-NEXT:    sext.w a0, a0
  42 ; RV64ZBS-NEXT:    ret
  43   %shl = shl i32 1, %b
  44   %neg = xor i32 %shl, -1
  45   %and1 = and i32 %neg, %a
  46   ret i32 %and1
  47 }
  48
  49 define signext i32 @bclr_i32_load(ptr %p, i32 signext %b) nounwind {
  50 ; RV64I-LABEL: bclr_i32_load:
  51 ; RV64I:       # %bb.0:
  52 ; RV64I-NEXT:    lw a0, 0(a0)
  53 ; RV64I-NEXT:    li a2, 1
  54 ; RV64I-NEXT:    sllw a1, a2, a1
  55 ; RV64I-NEXT:    not a1, a1
  56 ; RV64I-NEXT:    and a0, a1, a0
  57 ; RV64I-NEXT:    ret
  58 ;
  59 ; RV64ZBS-LABEL: bclr_i32_load:
  60 ; RV64ZBS:       # %bb.0:
  61 ; RV64ZBS-NEXT:    lw a0, 0(a0)
  62 ; RV64ZBS-NEXT:    bclr a0, a0, a1
  63 ; RV64ZBS-NEXT:    sext.w a0, a0
  64 ; RV64ZBS-NEXT:    ret
  65   %a = load i32, ptr %p
  66   %shl = shl i32 1, %b
  67   %neg = xor i32 %shl, -1
  68   %and1 = and i32 %neg, %a
  69   ret i32 %and1
  70 }
  71
  72 define i64 @bclr_i64(i64 %a, i64 %b) nounwind {
  73 ; RV64I-LABEL: bclr_i64:
  74 ; RV64I:       # %bb.0:
  75 ; RV64I-NEXT:    li a2, 1
  76 ; RV64I-NEXT:    sll a1, a2, a1
  77 ; RV64I-NEXT:    not a1, a1
  78 ; RV64I-NEXT:    and a0, a1, a0
  79 ; RV64I-NEXT:    ret
  80 ;
  81 ; RV64ZBS-LABEL: bclr_i64:
  82 ; RV64ZBS:       # %bb.0:
  83 ; RV64ZBS-NEXT:    bclr a0, a0, a1
  84 ; RV64ZBS-NEXT:    ret
  85   %and = and i64 %b, 63
  86   %shl = shl nuw i64 1, %and
  87   %neg = xor i64 %shl, -1
  88   %and1 = and i64 %neg, %a
  89   ret i64 %and1
  90 }
  91
  92 define i64 @bclr_i64_no_mask(i64 %a, i64 %b) nounwind {
  93 ; RV64I-LABEL: bclr_i64_no_mask:
  94 ; RV64I:       # %bb.0:
  95 ; RV64I-NEXT:    li a2, 1
  96 ; RV64I-NEXT:    sll a1, a2, a1
  97 ; RV64I-NEXT:    not a1, a1
  98 ; RV64I-NEXT:    and a0, a1, a0
  99 ; RV64I-NEXT:    ret
 100 ;
 101 ; RV64ZBS-LABEL: bclr_i64_no_mask:
 102 ; RV64ZBS:       # %bb.0:
 103 ; RV64ZBS-NEXT:    bclr a0, a0, a1
 104 ; RV64ZBS-NEXT:    ret
 105   %shl = shl i64 1, %b
 106   %neg = xor i64 %shl, -1
 107   %and1 = and i64 %neg, %a
 108   ret i64 %and1
 109 }
 110
 111 define signext i32 @bset_i32(i32 signext %a, i32 signext %b) nounwind {
 112 ; RV64I-LABEL: bset_i32:
 113 ; RV64I:       # %bb.0:
 114 ; RV64I-NEXT:    li a2, 1
 115 ; RV64I-NEXT:    sllw a1, a2, a1
 116 ; RV64I-NEXT:    or a0, a1, a0
 117 ; RV64I-NEXT:    ret
 118 ;
 119 ; RV64ZBS-LABEL: bset_i32:
 120 ; RV64ZBS:       # %bb.0:
 121 ; RV64ZBS-NEXT:    andi a1, a1, 31
 122 ; RV64ZBS-NEXT:    bset a0, a0, a1
 123 ; RV64ZBS-NEXT:    sext.w a0, a0
 124 ; RV64ZBS-NEXT:    ret
 125   %and = and i32 %b, 31
 126   %shl = shl nuw i32 1, %and
 127   %or = or i32 %shl, %a
 128   ret i32 %or
 129 }
 130
 131 define signext i32 @bset_i32_no_mask(i32 signext %a, i32 signext %b) nounwind {
 132 ; RV64I-LABEL: bset_i32_no_mask:
 133 ; RV64I:       # %bb.0:
 134 ; RV64I-NEXT:    li a2, 1
 135 ; RV64I-NEXT:    sllw a1, a2, a1
 136 ; RV64I-NEXT:    or a0, a1, a0
 137 ; RV64I-NEXT:    ret
 138 ;
 139 ; RV64ZBS-LABEL: bset_i32_no_mask:
 140 ; RV64ZBS:       # %bb.0:
 141 ; RV64ZBS-NEXT:    bset a0, a0, a1
 142 ; RV64ZBS-NEXT:    sext.w a0, a0
 143 ; RV64ZBS-NEXT:    ret
 144   %shl = shl i32 1, %b
 145   %or = or i32 %shl, %a
 146   ret i32 %or
 147 }
 148
 149 define signext i32 @bset_i32_load(ptr %p, i32 signext %b) nounwind {
 150 ; RV64I-LABEL: bset_i32_load:
 151 ; RV64I:       # %bb.0:
 152 ; RV64I-NEXT:    lw a0, 0(a0)
 153 ; RV64I-NEXT:    li a2, 1
 154 ; RV64I-NEXT:    sllw a1, a2, a1
 155 ; RV64I-NEXT:    or a0, a1, a0
 156 ; RV64I-NEXT:    ret
 157 ;
 158 ; RV64ZBS-LABEL: bset_i32_load:
 159 ; RV64ZBS:       # %bb.0:
 160 ; RV64ZBS-NEXT:    lw a0, 0(a0)
 161 ; RV64ZBS-NEXT:    bset a0, a0, a1
 162 ; RV64ZBS-NEXT:    sext.w a0, a0
 163 ; RV64ZBS-NEXT:    ret
 164   %a = load i32, ptr %p
 165   %shl = shl i32 1, %b
 166   %or = or i32 %shl, %a
 167   ret i32 %or
 168 }
 169
 170 ; We can use bsetw for 1 << x by setting the first source to zero.
 171 define signext i32 @bset_i32_zero(i32 signext %a) nounwind {
 172 ; RV64I-LABEL: bset_i32_zero:
 173 ; RV64I:       # %bb.0:
 174 ; RV64I-NEXT:    li a1, 1
 175 ; RV64I-NEXT:    sllw a0, a1, a0
 176 ; RV64I-NEXT:    ret
 177 ;
 178 ; RV64ZBS-LABEL: bset_i32_zero:
 179 ; RV64ZBS:       # %bb.0:
 180 ; RV64ZBS-NEXT:    bset a0, zero, a0
 181 ; RV64ZBS-NEXT:    sext.w a0, a0
 182 ; RV64ZBS-NEXT:    ret
 183   %shl = shl i32 1, %a
 184   ret i32 %shl
 185 }
 186
 187 define i64 @bset_i64(i64 %a, i64 %b) nounwind {
 188 ; RV64I-LABEL: bset_i64:
 189 ; RV64I:       # %bb.0:
 190 ; RV64I-NEXT:    li a2, 1
 191 ; RV64I-NEXT:    sll a1, a2, a1
 192 ; RV64I-NEXT:    or a0, a1, a0
 193 ; RV64I-NEXT:    ret
 194 ;
 195 ; RV64ZBS-LABEL: bset_i64:
 196 ; RV64ZBS:       # %bb.0:
 197 ; RV64ZBS-NEXT:    bset a0, a0, a1
 198 ; RV64ZBS-NEXT:    ret
 199   %conv = and i64 %b, 63
 200   %shl = shl nuw i64 1, %conv
 201   %or = or i64 %shl, %a
 202   ret i64 %or
 203 }
 204
 205 define i64 @bset_i64_no_mask(i64 %a, i64 %b) nounwind {
 206 ; RV64I-LABEL: bset_i64_no_mask:
 207 ; RV64I:       # %bb.0:
 208 ; RV64I-NEXT:    li a2, 1
 209 ; RV64I-NEXT:    sll a1, a2, a1
 210 ; RV64I-NEXT:    or a0, a1, a0
 211 ; RV64I-NEXT:    ret
 212 ;
 213 ; RV64ZBS-LABEL: bset_i64_no_mask:
 214 ; RV64ZBS:       # %bb.0:
 215 ; RV64ZBS-NEXT:    bset a0, a0, a1
 216 ; RV64ZBS-NEXT:    ret
 217   %shl = shl i64 1, %b
 218   %or = or i64 %shl, %a
 219   ret i64 %or
 220 }
 221
 222 ; We can use bsetw for 1 << x by setting the first source to zero.
 223 define signext i64 @bset_i64_zero(i64 signext %a) nounwind {
 224 ; RV64I-LABEL: bset_i64_zero:
 225 ; RV64I:       # %bb.0:
 226 ; RV64I-NEXT:    li a1, 1
 227 ; RV64I-NEXT:    sll a0, a1, a0
 228 ; RV64I-NEXT:    ret
 229 ;
 230 ; RV64ZBS-LABEL: bset_i64_zero:
 231 ; RV64ZBS:       # %bb.0:
 232 ; RV64ZBS-NEXT:    bset a0, zero, a0
 233 ; RV64ZBS-NEXT:    ret
 234   %shl = shl i64 1, %a
 235   ret i64 %shl
 236 }
 237
 238 define signext i32 @binv_i32(i32 signext %a, i32 signext %b) nounwind {
 239 ; RV64I-LABEL: binv_i32:
 240 ; RV64I:       # %bb.0:
 241 ; RV64I-NEXT:    li a2, 1
 242 ; RV64I-NEXT:    sllw a1, a2, a1
 243 ; RV64I-NEXT:    xor a0, a1, a0
 244 ; RV64I-NEXT:    ret
 245 ;
 246 ; RV64ZBS-LABEL: binv_i32:
 247 ; RV64ZBS:       # %bb.0:
 248 ; RV64ZBS-NEXT:    andi a1, a1, 31
 249 ; RV64ZBS-NEXT:    binv a0, a0, a1
 250 ; RV64ZBS-NEXT:    sext.w a0, a0
 251 ; RV64ZBS-NEXT:    ret
 252   %and = and i32 %b, 31
 253   %shl = shl nuw i32 1, %and
 254   %xor = xor i32 %shl, %a
 255   ret i32 %xor
 256 }
 257
 258 define signext i32 @binv_i32_no_mask(i32 signext %a, i32 signext %b) nounwind {
 259 ; RV64I-LABEL: binv_i32_no_mask:
 260 ; RV64I:       # %bb.0:
 261 ; RV64I-NEXT:    li a2, 1
 262 ; RV64I-NEXT:    sllw a1, a2, a1
 263 ; RV64I-NEXT:    xor a0, a1, a0
 264 ; RV64I-NEXT:    ret
 265 ;
 266 ; RV64ZBS-LABEL: binv_i32_no_mask:
 267 ; RV64ZBS:       # %bb.0:
 268 ; RV64ZBS-NEXT:    binv a0, a0, a1
 269 ; RV64ZBS-NEXT:    sext.w a0, a0
 270 ; RV64ZBS-NEXT:    ret
 271   %shl = shl i32 1, %b
 272   %xor = xor i32 %shl, %a
 273   ret i32 %xor
 274 }
 275
 276 define signext i32 @binv_i32_load(ptr %p, i32 signext %b) nounwind {
 277 ; RV64I-LABEL: binv_i32_load:
 278 ; RV64I:       # %bb.0:
 279 ; RV64I-NEXT:    lw a0, 0(a0)
 280 ; RV64I-NEXT:    li a2, 1
 281 ; RV64I-NEXT:    sllw a1, a2, a1
 282 ; RV64I-NEXT:    xor a0, a1, a0
 283 ; RV64I-NEXT:    ret
 284 ;
 285 ; RV64ZBS-LABEL: binv_i32_load:
 286 ; RV64ZBS:       # %bb.0:
 287 ; RV64ZBS-NEXT:    lw a0, 0(a0)
 288 ; RV64ZBS-NEXT:    binv a0, a0, a1
 289 ; RV64ZBS-NEXT:    sext.w a0, a0
 290 ; RV64ZBS-NEXT:    ret
 291   %a = load i32, ptr %p
 292   %shl = shl i32 1, %b
 293   %xor = xor i32 %shl, %a
 294   ret i32 %xor
 295 }
 296
 297 define i64 @binv_i64(i64 %a, i64 %b) nounwind {
 298 ; RV64I-LABEL: binv_i64:
 299 ; RV64I:       # %bb.0:
 300 ; RV64I-NEXT:    li a2, 1
 301 ; RV64I-NEXT:    sll a1, a2, a1
 302 ; RV64I-NEXT:    xor a0, a1, a0
 303 ; RV64I-NEXT:    ret
 304 ;
 305 ; RV64ZBS-LABEL: binv_i64:
 306 ; RV64ZBS:       # %bb.0:
 307 ; RV64ZBS-NEXT:    binv a0, a0, a1
 308 ; RV64ZBS-NEXT:    ret
 309   %conv = and i64 %b, 63
 310   %shl = shl nuw i64 1, %conv
 311   %xor = xor i64 %shl, %a
 312   ret i64 %xor
 313 }
 314
 315 define i64 @binv_i64_no_mask(i64 %a, i64 %b) nounwind {
 316 ; RV64I-LABEL: binv_i64_no_mask:
 317 ; RV64I:       # %bb.0:
 318 ; RV64I-NEXT:    li a2, 1
 319 ; RV64I-NEXT:    sll a1, a2, a1
 320 ; RV64I-NEXT:    xor a0, a1, a0
 321 ; RV64I-NEXT:    ret
 322 ;
 323 ; RV64ZBS-LABEL: binv_i64_no_mask:
 324 ; RV64ZBS:       # %bb.0:
 325 ; RV64ZBS-NEXT:    binv a0, a0, a1
 326 ; RV64ZBS-NEXT:    ret
 327   %shl = shl nuw i64 1, %b
 328   %xor = xor i64 %shl, %a
 329   ret i64 %xor
 330 }
 331
 332 define signext i32 @bext_i32(i32 signext %a, i32 signext %b) nounwind {
 333 ; RV64I-LABEL: bext_i32:
 334 ; RV64I:       # %bb.0:
 335 ; RV64I-NEXT:    srlw a0, a0, a1
 336 ; RV64I-NEXT:    andi a0, a0, 1
 337 ; RV64I-NEXT:    ret
 338 ;
 339 ; RV64ZBS-LABEL: bext_i32:
 340 ; RV64ZBS:       # %bb.0:
 341 ; RV64ZBS-NEXT:    andi a1, a1, 31
 342 ; RV64ZBS-NEXT:    bext a0, a0, a1
 343 ; RV64ZBS-NEXT:    ret
 344   %and = and i32 %b, 31
 345   %shr = lshr i32 %a, %and
 346   %and1 = and i32 %shr, 1
 347   ret i32 %and1
 348 }
 349
 350 define signext i32 @bext_i32_no_mask(i32 signext %a, i32 signext %b) nounwind {
 351 ; RV64I-LABEL: bext_i32_no_mask:
 352 ; RV64I:       # %bb.0:
 353 ; RV64I-NEXT:    srlw a0, a0, a1
 354 ; RV64I-NEXT:    andi a0, a0, 1
 355 ; RV64I-NEXT:    ret
 356 ;
 357 ; RV64ZBS-LABEL: bext_i32_no_mask:
 358 ; RV64ZBS:       # %bb.0:
 359 ; RV64ZBS-NEXT:    bext a0, a0, a1
 360 ; RV64ZBS-NEXT:    ret
 361   %shr = lshr i32 %a, %b
 362   %and1 = and i32 %shr, 1
 363   ret i32 %and1
 364 }
 365
 366 ; This gets previous converted to (i1 (truncate (srl X, Y)). Make sure we are
 367 ; able to use bext.
 368 define void @bext_i32_trunc(i32 signext %0, i32 signext %1) {
 369 ; RV64I-LABEL: bext_i32_trunc:
 370 ; RV64I:       # %bb.0:
 371 ; RV64I-NEXT:    srlw a0, a0, a1
 372 ; RV64I-NEXT:    andi a0, a0, 1
 373 ; RV64I-NEXT:    beqz a0, .LBB19_2
 374 ; RV64I-NEXT:  # %bb.1:
 375 ; RV64I-NEXT:    ret
 376 ; RV64I-NEXT:  .LBB19_2:
 377 ; RV64I-NEXT:    tail bar@plt
 378 ;
 379 ; RV64ZBS-LABEL: bext_i32_trunc:
 380 ; RV64ZBS:       # %bb.0:
 381 ; RV64ZBS-NEXT:    bext a0, a0, a1
 382 ; RV64ZBS-NEXT:    beqz a0, .LBB19_2
 383 ; RV64ZBS-NEXT:  # %bb.1:
 384 ; RV64ZBS-NEXT:    ret
 385 ; RV64ZBS-NEXT:  .LBB19_2:
 386 ; RV64ZBS-NEXT:    tail bar@plt
 387   %3 = shl i32 1, %1
 388   %4 = and i32 %3, %0
 389   %5 = icmp eq i32 %4, 0
 390   br i1 %5, label %6, label %7
 391
 392 6:                                                ; preds = %2
 393   tail call void @bar()
 394   br label %7
 395
 396 7:                                                ; preds = %6, %2
 397   ret void
 398 }
 399
 400 declare void @bar()
 401
 402 define i64 @bext_i64(i64 %a, i64 %b) nounwind {
 403 ; RV64I-LABEL: bext_i64:
 404 ; RV64I:       # %bb.0:
 405 ; RV64I-NEXT:    srl a0, a0, a1
 406 ; RV64I-NEXT:    andi a0, a0, 1
 407 ; RV64I-NEXT:    ret
 408 ;
 409 ; RV64ZBS-LABEL: bext_i64:
 410 ; RV64ZBS:       # %bb.0:
 411 ; RV64ZBS-NEXT:    bext a0, a0, a1
 412 ; RV64ZBS-NEXT:    ret
 413   %conv = and i64 %b, 63
 414   %shr = lshr i64 %a, %conv
 415   %and1 = and i64 %shr, 1
 416   ret i64 %and1
 417 }
 418
 419 define i64 @bext_i64_no_mask(i64 %a, i64 %b) nounwind {
 420 ; RV64I-LABEL: bext_i64_no_mask:
 421 ; RV64I:       # %bb.0:
 422 ; RV64I-NEXT:    srl a0, a0, a1
 423 ; RV64I-NEXT:    andi a0, a0, 1
 424 ; RV64I-NEXT:    ret
 425 ;
 426 ; RV64ZBS-LABEL: bext_i64_no_mask:
 427 ; RV64ZBS:       # %bb.0:
 428 ; RV64ZBS-NEXT:    bext a0, a0, a1
 429 ; RV64ZBS-NEXT:    ret
 430   %shr = lshr i64 %a, %b
 431   %and1 = and i64 %shr, 1
 432   ret i64 %and1
 433 }
 434
 435 define signext i32 @bexti_i32(i32 signext %a) nounwind {
 436 ; RV64I-LABEL: bexti_i32:
 437 ; RV64I:       # %bb.0:
 438 ; RV64I-NEXT:    slli a0, a0, 58
 439 ; RV64I-NEXT:    srli a0, a0, 63
 440 ; RV64I-NEXT:    ret
 441 ;
 442 ; RV64ZBS-LABEL: bexti_i32:
 443 ; RV64ZBS:       # %bb.0:
 444 ; RV64ZBS-NEXT:    bexti a0, a0, 5
 445 ; RV64ZBS-NEXT:    ret
 446   %shr = lshr i32 %a, 5
 447   %and = and i32 %shr, 1
 448   ret i32 %and
 449 }
 450
 451 define i64 @bexti_i64(i64 %a) nounwind {
 452 ; RV64I-LABEL: bexti_i64:
 453 ; RV64I:       # %bb.0:
 454 ; RV64I-NEXT:    slli a0, a0, 58
 455 ; RV64I-NEXT:    srli a0, a0, 63
 456 ; RV64I-NEXT:    ret
 457 ;
 458 ; RV64ZBS-LABEL: bexti_i64:
 459 ; RV64ZBS:       # %bb.0:
 460 ; RV64ZBS-NEXT:    bexti a0, a0, 5
 461 ; RV64ZBS-NEXT:    ret
 462   %shr = lshr i64 %a, 5
 463   %and = and i64 %shr, 1
 464   ret i64 %and
 465 }
 466
 467 define signext i32 @bexti_i32_cmp(i32 signext %a) nounwind {
 468 ; RV64I-LABEL: bexti_i32_cmp:
 469 ; RV64I:       # %bb.0:
 470 ; RV64I-NEXT:    slli a0, a0, 58
 471 ; RV64I-NEXT:    srli a0, a0, 63
 472 ; RV64I-NEXT:    ret
 473 ;
 474 ; RV64ZBS-LABEL: bexti_i32_cmp:
 475 ; RV64ZBS:       # %bb.0:
 476 ; RV64ZBS-NEXT:    bexti a0, a0, 5
 477 ; RV64ZBS-NEXT:    ret
 478   %and = and i32 %a, 32
 479   %cmp = icmp ne i32 %and, 0
 480   %zext = zext i1 %cmp to i32
 481   ret i32 %zext
 482 }
 483
 484 define i64 @bexti_i64_cmp(i64 %a) nounwind {
 485 ; RV64I-LABEL: bexti_i64_cmp:
 486 ; RV64I:       # %bb.0:
 487 ; RV64I-NEXT:    slli a0, a0, 58
 488 ; RV64I-NEXT:    srli a0, a0, 63
 489 ; RV64I-NEXT:    ret
 490 ;
 491 ; RV64ZBS-LABEL: bexti_i64_cmp:
 492 ; RV64ZBS:       # %bb.0:
 493 ; RV64ZBS-NEXT:    bexti a0, a0, 5
 494 ; RV64ZBS-NEXT:    ret
 495   %and = and i64 %a, 32
 496   %cmp = icmp ne i64 %and, 0
 497   %zext = zext i1 %cmp to i64
 498   ret i64 %zext
 499 }
 500
 501 define signext i32 @bclri_i32_10(i32 signext %a) nounwind {
 502 ; CHECK-LABEL: bclri_i32_10:
 503 ; CHECK:       # %bb.0:
 504 ; CHECK-NEXT:    andi a0, a0, -1025
 505 ; CHECK-NEXT:    ret
 506   %and = and i32 %a, -1025
 507   ret i32 %and
 508 }
 509
 510 define signext i32 @bclri_i32_11(i32 signext %a) nounwind {
 511 ; RV64I-LABEL: bclri_i32_11:
 512 ; RV64I:       # %bb.0:
 513 ; RV64I-NEXT:    lui a1, 1048575
 514 ; RV64I-NEXT:    addiw a1, a1, 2047
 515 ; RV64I-NEXT:    and a0, a0, a1
 516 ; RV64I-NEXT:    ret
 517 ;
 518 ; RV64ZBS-LABEL: bclri_i32_11:
 519 ; RV64ZBS:       # %bb.0:
 520 ; RV64ZBS-NEXT:    bclri a0, a0, 11
 521 ; RV64ZBS-NEXT:    ret
 522   %and = and i32 %a, -2049
 523   ret i32 %and
 524 }
 525
 526 define signext i32 @bclri_i32_30(i32 signext %a) nounwind {
 527 ; RV64I-LABEL: bclri_i32_30:
 528 ; RV64I:       # %bb.0:
 529 ; RV64I-NEXT:    lui a1, 786432
 530 ; RV64I-NEXT:    addiw a1, a1, -1
 531 ; RV64I-NEXT:    and a0, a0, a1
 532 ; RV64I-NEXT:    ret
 533 ;
 534 ; RV64ZBS-LABEL: bclri_i32_30:
 535 ; RV64ZBS:       # %bb.0:
 536 ; RV64ZBS-NEXT:    bclri a0, a0, 30
 537 ; RV64ZBS-NEXT:    ret
 538   %and = and i32 %a, -1073741825
 539   ret i32 %and
 540 }
 541
 542 define signext i32 @bclri_i32_31(i32 signext %a) nounwind {
 543 ; CHECK-LABEL: bclri_i32_31:
 544 ; CHECK:       # %bb.0:
 545 ; CHECK-NEXT:    slli a0, a0, 33
 546 ; CHECK-NEXT:    srli a0, a0, 33
 547 ; CHECK-NEXT:    ret
 548   %and = and i32 %a, -2147483649
 549   ret i32 %and
 550 }
 551
 552 define i64 @bclri_i64_10(i64 %a) nounwind {
 553 ; CHECK-LABEL: bclri_i64_10:
 554 ; CHECK:       # %bb.0:
 555 ; CHECK-NEXT:    andi a0, a0, -1025
 556 ; CHECK-NEXT:    ret
 557   %and = and i64 %a, -1025
 558   ret i64 %and
 559 }
 560
 561 define i64 @bclri_i64_11(i64 %a) nounwind {
 562 ; RV64I-LABEL: bclri_i64_11:
 563 ; RV64I:       # %bb.0:
 564 ; RV64I-NEXT:    lui a1, 1048575
 565 ; RV64I-NEXT:    addiw a1, a1, 2047
 566 ; RV64I-NEXT:    and a0, a0, a1
 567 ; RV64I-NEXT:    ret
 568 ;
 569 ; RV64ZBS-LABEL: bclri_i64_11:
 570 ; RV64ZBS:       # %bb.0:
 571 ; RV64ZBS-NEXT:    bclri a0, a0, 11
 572 ; RV64ZBS-NEXT:    ret
 573   %and = and i64 %a, -2049
 574   ret i64 %and
 575 }
 576
 577 define i64 @bclri_i64_30(i64 %a) nounwind {
 578 ; RV64I-LABEL: bclri_i64_30:
 579 ; RV64I:       # %bb.0:
 580 ; RV64I-NEXT:    lui a1, 786432
 581 ; RV64I-NEXT:    addiw a1, a1, -1
 582 ; RV64I-NEXT:    and a0, a0, a1
 583 ; RV64I-NEXT:    ret
 584 ;
 585 ; RV64ZBS-LABEL: bclri_i64_30:
 586 ; RV64ZBS:       # %bb.0:
 587 ; RV64ZBS-NEXT:    bclri a0, a0, 30
 588 ; RV64ZBS-NEXT:    ret
 589   %and = and i64 %a, -1073741825
 590   ret i64 %and
 591 }
 592
 593 define i64 @bclri_i64_31(i64 %a) nounwind {
 594 ; RV64I-LABEL: bclri_i64_31:
 595 ; RV64I:       # %bb.0:
 596 ; RV64I-NEXT:    lui a1, 524288
 597 ; RV64I-NEXT:    addi a1, a1, -1
 598 ; RV64I-NEXT:    and a0, a0, a1
 599 ; RV64I-NEXT:    ret
 600 ;
 601 ; RV64ZBS-LABEL: bclri_i64_31:
 602 ; RV64ZBS:       # %bb.0:
 603 ; RV64ZBS-NEXT:    bclri a0, a0, 31
 604 ; RV64ZBS-NEXT:    ret
 605   %and = and i64 %a, -2147483649
 606   ret i64 %and
 607 }
 608
 609 define i64 @bclri_i64_62(i64 %a) nounwind {
 610 ; RV64I-LABEL: bclri_i64_62:
 611 ; RV64I:       # %bb.0:
 612 ; RV64I-NEXT:    li a1, -1
 613 ; RV64I-NEXT:    slli a1, a1, 62
 614 ; RV64I-NEXT:    addi a1, a1, -1
 615 ; RV64I-NEXT:    and a0, a0, a1
 616 ; RV64I-NEXT:    ret
 617 ;
 618 ; RV64ZBS-LABEL: bclri_i64_62:
 619 ; RV64ZBS:       # %bb.0:
 620 ; RV64ZBS-NEXT:    bclri a0, a0, 62
 621 ; RV64ZBS-NEXT:    ret
 622   %and = and i64 %a, -4611686018427387905
 623   ret i64 %and
 624 }
 625
 626 define i64 @bclri_i64_63(i64 %a) nounwind {
 627 ; RV64I-LABEL: bclri_i64_63:
 628 ; RV64I:       # %bb.0:
 629 ; RV64I-NEXT:    slli a0, a0, 1
 630 ; RV64I-NEXT:    srli a0, a0, 1
 631 ; RV64I-NEXT:    ret
 632 ;
 633 ; RV64ZBS-LABEL: bclri_i64_63:
 634 ; RV64ZBS:       # %bb.0:
 635 ; RV64ZBS-NEXT:    bclri a0, a0, 63
 636 ; RV64ZBS-NEXT:    ret
 637   %and = and i64 %a, -9223372036854775809
 638   ret i64 %and
 639 }
 640
 641 define i64 @bclri_i64_large0(i64 %a) nounwind {
 642 ; RV64I-LABEL: bclri_i64_large0:
 643 ; RV64I:       # %bb.0:
 644 ; RV64I-NEXT:    lui a1, 1044480
 645 ; RV64I-NEXT:    addiw a1, a1, -256
 646 ; RV64I-NEXT:    and a0, a0, a1
 647 ; RV64I-NEXT:    ret
 648 ;
 649 ; RV64ZBS-LABEL: bclri_i64_large0:
 650 ; RV64ZBS:       # %bb.0:
 651 ; RV64ZBS-NEXT:    andi a0, a0, -256
 652 ; RV64ZBS-NEXT:    bclri a0, a0, 24
 653 ; RV64ZBS-NEXT:    ret
 654   %and = and i64 %a, -16777472
 655   ret i64 %and
 656 }
 657
 658 define i64 @bclri_i64_large1(i64 %a) nounwind {
 659 ; RV64I-LABEL: bclri_i64_large1:
 660 ; RV64I:       # %bb.0:
 661 ; RV64I-NEXT:    lui a1, 1044464
 662 ; RV64I-NEXT:    addiw a1, a1, -1
 663 ; RV64I-NEXT:    and a0, a0, a1
 664 ; RV64I-NEXT:    ret
 665 ;
 666 ; RV64ZBS-LABEL: bclri_i64_large1:
 667 ; RV64ZBS:       # %bb.0:
 668 ; RV64ZBS-NEXT:    bclri a0, a0, 16
 669 ; RV64ZBS-NEXT:    bclri a0, a0, 24
 670 ; RV64ZBS-NEXT:    ret
 671   %and = and i64 %a, -16842753
 672   ret i64 %and
 673 }
 674
 675 define signext i32 @bseti_i32_10(i32 signext %a) nounwind {
 676 ; CHECK-LABEL: bseti_i32_10:
 677 ; CHECK:       # %bb.0:
 678 ; CHECK-NEXT:    ori a0, a0, 1024
 679 ; CHECK-NEXT:    ret
 680   %or = or i32 %a, 1024
 681   ret i32 %or
 682 }
 683
 684 define signext i32 @bseti_i32_11(i32 signext %a) nounwind {
 685 ; RV64I-LABEL: bseti_i32_11:
 686 ; RV64I:       # %bb.0:
 687 ; RV64I-NEXT:    li a1, 1
 688 ; RV64I-NEXT:    slli a1, a1, 11
 689 ; RV64I-NEXT:    or a0, a0, a1
 690 ; RV64I-NEXT:    ret
 691 ;
 692 ; RV64ZBS-LABEL: bseti_i32_11:
 693 ; RV64ZBS:       # %bb.0:
 694 ; RV64ZBS-NEXT:    bseti a0, a0, 11
 695 ; RV64ZBS-NEXT:    ret
 696   %or = or i32 %a, 2048
 697   ret i32 %or
 698 }
 699
 700 define signext i32 @bseti_i32_30(i32 signext %a) nounwind {
 701 ; RV64I-LABEL: bseti_i32_30:
 702 ; RV64I:       # %bb.0:
 703 ; RV64I-NEXT:    lui a1, 262144
 704 ; RV64I-NEXT:    or a0, a0, a1
 705 ; RV64I-NEXT:    ret
 706 ;
 707 ; RV64ZBS-LABEL: bseti_i32_30:
 708 ; RV64ZBS:       # %bb.0:
 709 ; RV64ZBS-NEXT:    bseti a0, a0, 30
 710 ; RV64ZBS-NEXT:    ret
 711   %or = or i32 %a, 1073741824
 712   ret i32 %or
 713 }
 714
 715 define signext i32 @bseti_i32_31(i32 signext %a) nounwind {
 716 ; CHECK-LABEL: bseti_i32_31:
 717 ; CHECK:       # %bb.0:
 718 ; CHECK-NEXT:    lui a1, 524288
 719 ; CHECK-NEXT:    or a0, a0, a1
 720 ; CHECK-NEXT:    ret
 721   %or = or i32 %a, 2147483648
 722   ret i32 %or
 723 }
 724
 725 define i64 @bseti_i64_10(i64 %a) nounwind {
 726 ; CHECK-LABEL: bseti_i64_10:
 727 ; CHECK:       # %bb.0:
 728 ; CHECK-NEXT:    ori a0, a0, 1024
 729 ; CHECK-NEXT:    ret
 730   %or = or i64 %a, 1024
 731   ret i64 %or
 732 }
 733
 734 define i64 @bseti_i64_11(i64 %a) nounwind {
 735 ; RV64I-LABEL: bseti_i64_11:
 736 ; RV64I:       # %bb.0:
 737 ; RV64I-NEXT:    li a1, 1
 738 ; RV64I-NEXT:    slli a1, a1, 11
 739 ; RV64I-NEXT:    or a0, a0, a1
 740 ; RV64I-NEXT:    ret
 741 ;
 742 ; RV64ZBS-LABEL: bseti_i64_11:
 743 ; RV64ZBS:       # %bb.0:
 744 ; RV64ZBS-NEXT:    bseti a0, a0, 11
 745 ; RV64ZBS-NEXT:    ret
 746   %or = or i64 %a, 2048
 747   ret i64 %or
 748 }
 749
 750 define i64 @bseti_i64_30(i64 %a) nounwind {
 751 ; RV64I-LABEL: bseti_i64_30:
 752 ; RV64I:       # %bb.0:
 753 ; RV64I-NEXT:    lui a1, 262144
 754 ; RV64I-NEXT:    or a0, a0, a1
 755 ; RV64I-NEXT:    ret
 756 ;
 757 ; RV64ZBS-LABEL: bseti_i64_30:
 758 ; RV64ZBS:       # %bb.0:
 759 ; RV64ZBS-NEXT:    bseti a0, a0, 30
 760 ; RV64ZBS-NEXT:    ret
 761   %or = or i64 %a, 1073741824
 762   ret i64 %or
 763 }
 764
 765 define i64 @bseti_i64_31(i64 %a) nounwind {
 766 ; RV64I-LABEL: bseti_i64_31:
 767 ; RV64I:       # %bb.0:
 768 ; RV64I-NEXT:    li a1, 1
 769 ; RV64I-NEXT:    slli a1, a1, 31
 770 ; RV64I-NEXT:    or a0, a0, a1
 771 ; RV64I-NEXT:    ret
 772 ;
 773 ; RV64ZBS-LABEL: bseti_i64_31:
 774 ; RV64ZBS:       # %bb.0:
 775 ; RV64ZBS-NEXT:    bseti a0, a0, 31
 776 ; RV64ZBS-NEXT:    ret
 777   %or = or i64 %a, 2147483648
 778   ret i64 %or
 779 }
 780
 781 define i64 @bseti_i64_62(i64 %a) nounwind {
 782 ; RV64I-LABEL: bseti_i64_62:
 783 ; RV64I:       # %bb.0:
 784 ; RV64I-NEXT:    li a1, 1
 785 ; RV64I-NEXT:    slli a1, a1, 62
 786 ; RV64I-NEXT:    or a0, a0, a1
 787 ; RV64I-NEXT:    ret
 788 ;
 789 ; RV64ZBS-LABEL: bseti_i64_62:
 790 ; RV64ZBS:       # %bb.0:
 791 ; RV64ZBS-NEXT:    bseti a0, a0, 62
 792 ; RV64ZBS-NEXT:    ret
 793   %or = or i64 %a, 4611686018427387904
 794   ret i64 %or
 795 }
 796
 797 define i64 @bseti_i64_63(i64 %a) nounwind {
 798 ; RV64I-LABEL: bseti_i64_63:
 799 ; RV64I:       # %bb.0:
 800 ; RV64I-NEXT:    li a1, -1
 801 ; RV64I-NEXT:    slli a1, a1, 63
 802 ; RV64I-NEXT:    or a0, a0, a1
 803 ; RV64I-NEXT:    ret
 804 ;
 805 ; RV64ZBS-LABEL: bseti_i64_63:
 806 ; RV64ZBS:       # %bb.0:
 807 ; RV64ZBS-NEXT:    bseti a0, a0, 63
 808 ; RV64ZBS-NEXT:    ret
 809   %or = or i64 %a, 9223372036854775808
 810   ret i64 %or
 811 }
 812
 813 define signext i32 @binvi_i32_10(i32 signext %a) nounwind {
 814 ; CHECK-LABEL: binvi_i32_10:
 815 ; CHECK:       # %bb.0:
 816 ; CHECK-NEXT:    xori a0, a0, 1024
 817 ; CHECK-NEXT:    ret
 818   %xor = xor i32 %a, 1024
 819   ret i32 %xor
 820 }
 821
 822 define signext i32 @binvi_i32_11(i32 signext %a) nounwind {
 823 ; RV64I-LABEL: binvi_i32_11:
 824 ; RV64I:       # %bb.0:
 825 ; RV64I-NEXT:    li a1, 1
 826 ; RV64I-NEXT:    slli a1, a1, 11
 827 ; RV64I-NEXT:    xor a0, a0, a1
 828 ; RV64I-NEXT:    ret
 829 ;
 830 ; RV64ZBS-LABEL: binvi_i32_11:
 831 ; RV64ZBS:       # %bb.0:
 832 ; RV64ZBS-NEXT:    binvi a0, a0, 11
 833 ; RV64ZBS-NEXT:    ret
 834   %xor = xor i32 %a, 2048
 835   ret i32 %xor
 836 }
 837
 838 define signext i32 @binvi_i32_30(i32 signext %a) nounwind {
 839 ; RV64I-LABEL: binvi_i32_30:
 840 ; RV64I:       # %bb.0:
 841 ; RV64I-NEXT:    lui a1, 262144
 842 ; RV64I-NEXT:    xor a0, a0, a1
 843 ; RV64I-NEXT:    ret
 844 ;
 845 ; RV64ZBS-LABEL: binvi_i32_30:
 846 ; RV64ZBS:       # %bb.0:
 847 ; RV64ZBS-NEXT:    binvi a0, a0, 30
 848 ; RV64ZBS-NEXT:    ret
 849   %xor = xor i32 %a, 1073741824
 850   ret i32 %xor
 851 }
 852
 853 define signext i32 @binvi_i32_31(i32 signext %a) nounwind {
 854 ; CHECK-LABEL: binvi_i32_31:
 855 ; CHECK:       # %bb.0:
 856 ; CHECK-NEXT:    lui a1, 524288
 857 ; CHECK-NEXT:    xor a0, a0, a1
 858 ; CHECK-NEXT:    ret
 859   %xor = xor i32 %a, 2147483648
 860   ret i32 %xor
 861 }
 862
 863 define i64 @binvi_i64_10(i64 %a) nounwind {
 864 ; CHECK-LABEL: binvi_i64_10:
 865 ; CHECK:       # %bb.0:
 866 ; CHECK-NEXT:    xori a0, a0, 1024
 867 ; CHECK-NEXT:    ret
 868   %xor = xor i64 %a, 1024
 869   ret i64 %xor
 870 }
 871
 872 define i64 @binvi_i64_11(i64 %a) nounwind {
 873 ; RV64I-LABEL: binvi_i64_11:
 874 ; RV64I:       # %bb.0:
 875 ; RV64I-NEXT:    li a1, 1
 876 ; RV64I-NEXT:    slli a1, a1, 11
 877 ; RV64I-NEXT:    xor a0, a0, a1
 878 ; RV64I-NEXT:    ret
 879 ;
 880 ; RV64ZBS-LABEL: binvi_i64_11:
 881 ; RV64ZBS:       # %bb.0:
 882 ; RV64ZBS-NEXT:    binvi a0, a0, 11
 883 ; RV64ZBS-NEXT:    ret
 884   %xor = xor i64 %a, 2048
 885   ret i64 %xor
 886 }
 887
 888 define i64 @binvi_i64_30(i64 %a) nounwind {
 889 ; RV64I-LABEL: binvi_i64_30:
 890 ; RV64I:       # %bb.0:
 891 ; RV64I-NEXT:    lui a1, 262144
 892 ; RV64I-NEXT:    xor a0, a0, a1
 893 ; RV64I-NEXT:    ret
 894 ;
 895 ; RV64ZBS-LABEL: binvi_i64_30:
 896 ; RV64ZBS:       # %bb.0:
 897 ; RV64ZBS-NEXT:    binvi a0, a0, 30
 898 ; RV64ZBS-NEXT:    ret
 899   %xor = xor i64 %a, 1073741824
 900   ret i64 %xor
 901 }
 902
 903 define i64 @binvi_i64_31(i64 %a) nounwind {
 904 ; RV64I-LABEL: binvi_i64_31:
 905 ; RV64I:       # %bb.0:
 906 ; RV64I-NEXT:    li a1, 1
 907 ; RV64I-NEXT:    slli a1, a1, 31
 908 ; RV64I-NEXT:    xor a0, a0, a1
 909 ; RV64I-NEXT:    ret
 910 ;
 911 ; RV64ZBS-LABEL: binvi_i64_31:
 912 ; RV64ZBS:       # %bb.0:
 913 ; RV64ZBS-NEXT:    binvi a0, a0, 31
 914 ; RV64ZBS-NEXT:    ret
 915   %xor = xor i64 %a, 2147483648
 916   ret i64 %xor
 917 }
 918
 919 define i64 @binvi_i64_62(i64 %a) nounwind {
 920 ; RV64I-LABEL: binvi_i64_62:
 921 ; RV64I:       # %bb.0:
 922 ; RV64I-NEXT:    li a1, 1
 923 ; RV64I-NEXT:    slli a1, a1, 62
 924 ; RV64I-NEXT:    xor a0, a0, a1
 925 ; RV64I-NEXT:    ret
 926 ;
 927 ; RV64ZBS-LABEL: binvi_i64_62:
 928 ; RV64ZBS:       # %bb.0:
 929 ; RV64ZBS-NEXT:    binvi a0, a0, 62
 930 ; RV64ZBS-NEXT:    ret
 931   %xor = xor i64 %a, 4611686018427387904
 932   ret i64 %xor
 933 }
 934
 935 define i64 @binvi_i64_63(i64 %a) nounwind {
 936 ; RV64I-LABEL: binvi_i64_63:
 937 ; RV64I:       # %bb.0:
 938 ; RV64I-NEXT:    li a1, -1
 939 ; RV64I-NEXT:    slli a1, a1, 63
 940 ; RV64I-NEXT:    xor a0, a0, a1
 941 ; RV64I-NEXT:    ret
 942 ;
 943 ; RV64ZBS-LABEL: binvi_i64_63:
 944 ; RV64ZBS:       # %bb.0:
 945 ; RV64ZBS-NEXT:    binvi a0, a0, 63
 946 ; RV64ZBS-NEXT:    ret
 947   %xor = xor i64 %a, 9223372036854775808
 948   ret i64 %xor
 949 }
 950
 951 define i64 @xor_i64_large(i64 %a) nounwind {
 952 ; RV64I-LABEL: xor_i64_large:
 953 ; RV64I:       # %bb.0:
 954 ; RV64I-NEXT:    li a1, 1
 955 ; RV64I-NEXT:    slli a1, a1, 32
 956 ; RV64I-NEXT:    addi a1, a1, 1
 957 ; RV64I-NEXT:    xor a0, a0, a1
 958 ; RV64I-NEXT:    ret
 959 ;
 960 ; RV64ZBS-LABEL: xor_i64_large:
 961 ; RV64ZBS:       # %bb.0:
 962 ; RV64ZBS-NEXT:    binvi a0, a0, 0
 963 ; RV64ZBS-NEXT:    binvi a0, a0, 32
 964 ; RV64ZBS-NEXT:    ret
 965   %xor = xor i64 %a, 4294967297
 966   ret i64 %xor
 967 }
 968
 969 define i64 @xor_i64_4099(i64 %a) nounwind {
 970 ; RV64I-LABEL: xor_i64_4099:
 971 ; RV64I:       # %bb.0:
 972 ; RV64I-NEXT:    lui a1, 1
 973 ; RV64I-NEXT:    addiw a1, a1, 3
 974 ; RV64I-NEXT:    xor a0, a0, a1
 975 ; RV64I-NEXT:    ret
 976 ;
 977 ; RV64ZBS-LABEL: xor_i64_4099:
 978 ; RV64ZBS:       # %bb.0:
 979 ; RV64ZBS-NEXT:    xori a0, a0, 3
 980 ; RV64ZBS-NEXT:    binvi a0, a0, 12
 981 ; RV64ZBS-NEXT:    ret
 982   %xor = xor i64 %a, 4099
 983   ret i64 %xor
 984 }
 985
 986 define i64 @xor_i64_96(i64 %a) nounwind {
 987 ; CHECK-LABEL: xor_i64_96:
 988 ; CHECK:       # %bb.0:
 989 ; CHECK-NEXT:    xori a0, a0, 96
 990 ; CHECK-NEXT:    ret
 991   %xor = xor i64 %a, 96
 992   ret i64 %xor
 993 }
 994
 995 define i64 @or_i64_large(i64 %a) nounwind {
 996 ; RV64I-LABEL: or_i64_large:
 997 ; RV64I:       # %bb.0:
 998 ; RV64I-NEXT:    li a1, 1
 999 ; RV64I-NEXT:    slli a1, a1, 32
1000 ; RV64I-NEXT:    addi a1, a1, 1
1001 ; RV64I-NEXT:    or a0, a0, a1
1002 ; RV64I-NEXT:    ret
1003 ;
1004 ; RV64ZBS-LABEL: or_i64_large:
1005 ; RV64ZBS:       # %bb.0:
1006 ; RV64ZBS-NEXT:    bseti a0, a0, 0
1007 ; RV64ZBS-NEXT:    bseti a0, a0, 32
1008 ; RV64ZBS-NEXT:    ret
1009   %or = or i64 %a, 4294967297
1010   ret i64 %or
1011 }
1012
1013 define i64 @xor_i64_66901(i64 %a) nounwind {
1014 ; RV64I-LABEL: xor_i64_66901:
1015 ; RV64I:       # %bb.0:
1016 ; RV64I-NEXT:    lui a1, 16
1017 ; RV64I-NEXT:    addiw a1, a1, 1365
1018 ; RV64I-NEXT:    xor a0, a0, a1
1019 ; RV64I-NEXT:    ret
1020 ;
1021 ; RV64ZBS-LABEL: xor_i64_66901:
1022 ; RV64ZBS:       # %bb.0:
1023 ; RV64ZBS-NEXT:    xori a0, a0, 1365
1024 ; RV64ZBS-NEXT:    binvi a0, a0, 16
1025 ; RV64ZBS-NEXT:    ret
1026   %xor = xor i64 %a, 66901
1027   ret i64 %xor
1028 }
1029
1030 define i64 @or_i64_4099(i64 %a) nounwind {
1031 ; RV64I-LABEL: or_i64_4099:
1032 ; RV64I:       # %bb.0:
1033 ; RV64I-NEXT:    lui a1, 1
1034 ; RV64I-NEXT:    addiw a1, a1, 3
1035 ; RV64I-NEXT:    or a0, a0, a1
1036 ; RV64I-NEXT:    ret
1037 ;
1038 ; RV64ZBS-LABEL: or_i64_4099:
1039 ; RV64ZBS:       # %bb.0:
1040 ; RV64ZBS-NEXT:    ori a0, a0, 3
1041 ; RV64ZBS-NEXT:    bseti a0, a0, 12
1042 ; RV64ZBS-NEXT:    ret
1043   %or = or i64 %a, 4099
1044   ret i64 %or
1045 }
1046
1047 define i64 @or_i64_96(i64 %a) nounwind {
1048 ; CHECK-LABEL: or_i64_96:
1049 ; CHECK:       # %bb.0:
1050 ; CHECK-NEXT:    ori a0, a0, 96
1051 ; CHECK-NEXT:    ret
1052   %or = or i64 %a, 96
1053   ret i64 %or
1054 }
1055
1056 define i64 @or_i64_66901(i64 %a) nounwind {
1057 ; RV64I-LABEL: or_i64_66901:
1058 ; RV64I:       # %bb.0:
1059 ; RV64I-NEXT:    lui a1, 16
1060 ; RV64I-NEXT:    addiw a1, a1, 1365
1061 ; RV64I-NEXT:    or a0, a0, a1
1062 ; RV64I-NEXT:    ret
1063 ;
1064 ; RV64ZBS-LABEL: or_i64_66901:
1065 ; RV64ZBS:       # %bb.0:
1066 ; RV64ZBS-NEXT:    ori a0, a0, 1365
1067 ; RV64ZBS-NEXT:    bseti a0, a0, 16
1068 ; RV64ZBS-NEXT:    ret
1069   %or = or i64 %a, 66901
1070   ret i64 %or
1071 }