llvm/test/CodeGen/RISCV/rvv/lrint-sdnode.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: sed 's/iXLen/i32/g' %s | llc -mtriple=riscv32 -mattr=+v,+f,+d \
   3 ; RUN:     -target-abi=ilp32d -verify-machineinstrs | FileCheck %s --check-prefix=RV32
   4 ; RUN: sed 's/iXLen/i32/g' %s | llc -mtriple=riscv64 -mattr=+v,+f,+d \
   5 ; RUN:     -target-abi=lp64d -verify-machineinstrs | FileCheck %s --check-prefix=RV64-i32
   6 ; RUN: sed 's/iXLen/i64/g' %s | llc -mtriple=riscv64 -mattr=+v,+f,+d \
   7 ; RUN:     -target-abi=lp64d -verify-machineinstrs | FileCheck %s --check-prefix=RV64-i64
   8
   9 define <vscale x 1 x iXLen> @lrint_nxv1f32(<vscale x 1 x float> %x) {
  10 ; RV32-LABEL: lrint_nxv1f32:
  11 ; RV32:       # %bb.0:
  12 ; RV32-NEXT:    vsetvli a0, zero, e32, mf2, ta, ma
  13 ; RV32-NEXT:    vfcvt.x.f.v v8, v8
  14 ; RV32-NEXT:    ret
  15 ;
  16 ; RV64-i32-LABEL: lrint_nxv1f32:
  17 ; RV64-i32:       # %bb.0:
  18 ; RV64-i32-NEXT:    vsetvli a0, zero, e32, mf2, ta, ma
  19 ; RV64-i32-NEXT:    vfcvt.x.f.v v8, v8
  20 ; RV64-i32-NEXT:    ret
  21 ;
  22 ; RV64-i64-LABEL: lrint_nxv1f32:
  23 ; RV64-i64:       # %bb.0:
  24 ; RV64-i64-NEXT:    vsetvli a0, zero, e32, mf2, ta, ma
  25 ; RV64-i64-NEXT:    vfwcvt.x.f.v v9, v8
  26 ; RV64-i64-NEXT:    vmv1r.v v8, v9
  27 ; RV64-i64-NEXT:    ret
  28   %a = call <vscale x 1 x iXLen> @llvm.lrint.nxv1iXLen.nxv1f32(<vscale x 1 x float> %x)
  29   ret <vscale x 1 x iXLen> %a
  30 }
  31 declare <vscale x 1 x iXLen> @llvm.lrint.nxv1iXLen.nxv1f32(<vscale x 1 x float>)
  32
  33 define <vscale x 2 x iXLen> @lrint_nxv2f32(<vscale x 2 x float> %x) {
  34 ; RV32-LABEL: lrint_nxv2f32:
  35 ; RV32:       # %bb.0:
  36 ; RV32-NEXT:    vsetvli a0, zero, e32, m1, ta, ma
  37 ; RV32-NEXT:    vfcvt.x.f.v v8, v8
  38 ; RV32-NEXT:    ret
  39 ;
  40 ; RV64-i32-LABEL: lrint_nxv2f32:
  41 ; RV64-i32:       # %bb.0:
  42 ; RV64-i32-NEXT:    vsetvli a0, zero, e32, m1, ta, ma
  43 ; RV64-i32-NEXT:    vfcvt.x.f.v v8, v8
  44 ; RV64-i32-NEXT:    ret
  45 ;
  46 ; RV64-i64-LABEL: lrint_nxv2f32:
  47 ; RV64-i64:       # %bb.0:
  48 ; RV64-i64-NEXT:    vsetvli a0, zero, e32, m1, ta, ma
  49 ; RV64-i64-NEXT:    vfwcvt.x.f.v v10, v8
  50 ; RV64-i64-NEXT:    vmv2r.v v8, v10
  51 ; RV64-i64-NEXT:    ret
  52   %a = call <vscale x 2 x iXLen> @llvm.lrint.nxv2iXLen.nxv2f32(<vscale x 2 x float> %x)
  53   ret <vscale x 2 x iXLen> %a
  54 }
  55 declare <vscale x 2 x iXLen> @llvm.lrint.nxv2iXLen.nxv2f32(<vscale x 2 x float>)
  56
  57 define <vscale x 4 x iXLen> @lrint_nxv4f32(<vscale x 4 x float> %x) {
  58 ; RV32-LABEL: lrint_nxv4f32:
  59 ; RV32:       # %bb.0:
  60 ; RV32-NEXT:    vsetvli a0, zero, e32, m2, ta, ma
  61 ; RV32-NEXT:    vfcvt.x.f.v v8, v8
  62 ; RV32-NEXT:    ret
  63 ;
  64 ; RV64-i32-LABEL: lrint_nxv4f32:
  65 ; RV64-i32:       # %bb.0:
  66 ; RV64-i32-NEXT:    vsetvli a0, zero, e32, m2, ta, ma
  67 ; RV64-i32-NEXT:    vfcvt.x.f.v v8, v8
  68 ; RV64-i32-NEXT:    ret
  69 ;
  70 ; RV64-i64-LABEL: lrint_nxv4f32:
  71 ; RV64-i64:       # %bb.0:
  72 ; RV64-i64-NEXT:    vsetvli a0, zero, e32, m2, ta, ma
  73 ; RV64-i64-NEXT:    vfwcvt.x.f.v v12, v8
  74 ; RV64-i64-NEXT:    vmv4r.v v8, v12
  75 ; RV64-i64-NEXT:    ret
  76   %a = call <vscale x 4 x iXLen> @llvm.lrint.nxv4iXLen.nxv4f32(<vscale x 4 x float> %x)
  77   ret <vscale x 4 x iXLen> %a
  78 }
  79 declare <vscale x 4 x iXLen> @llvm.lrint.nxv4iXLen.nxv4f32(<vscale x 4 x float>)
  80
  81 define <vscale x 8 x iXLen> @lrint_nxv8f32(<vscale x 8 x float> %x) {
  82 ; RV32-LABEL: lrint_nxv8f32:
  83 ; RV32:       # %bb.0:
  84 ; RV32-NEXT:    vsetvli a0, zero, e32, m4, ta, ma
  85 ; RV32-NEXT:    vfcvt.x.f.v v8, v8
  86 ; RV32-NEXT:    ret
  87 ;
  88 ; RV64-i32-LABEL: lrint_nxv8f32:
  89 ; RV64-i32:       # %bb.0:
  90 ; RV64-i32-NEXT:    vsetvli a0, zero, e32, m4, ta, ma
  91 ; RV64-i32-NEXT:    vfcvt.x.f.v v8, v8
  92 ; RV64-i32-NEXT:    ret
  93 ;
  94 ; RV64-i64-LABEL: lrint_nxv8f32:
  95 ; RV64-i64:       # %bb.0:
  96 ; RV64-i64-NEXT:    vsetvli a0, zero, e32, m4, ta, ma
  97 ; RV64-i64-NEXT:    vfwcvt.x.f.v v16, v8
  98 ; RV64-i64-NEXT:    vmv8r.v v8, v16
  99 ; RV64-i64-NEXT:    ret
 100   %a = call <vscale x 8 x iXLen> @llvm.lrint.nxv8iXLen.nxv8f32(<vscale x 8 x float> %x)
 101   ret <vscale x 8 x iXLen> %a
 102 }
 103 declare <vscale x 8 x iXLen> @llvm.lrint.nxv8iXLen.nxv8f32(<vscale x 8 x float>)
 104
 105 define <vscale x 16 x iXLen> @lrint_nxv16iXLen_nxv16f32(<vscale x 16 x float> %x) {
 106   %a = call <vscale x 16 x iXLen> @llvm.lrint.nxv16iXLen.nxv16f32(<vscale x 16 x float> %x)
 107   ret <vscale x 16 x iXLen> %a
 108 }
 109 declare <vscale x 16 x iXLen> @llvm.lrint.nxv16iXLen.nxv16f32(<vscale x 16 x float>)
 110
 111 define <vscale x 1 x iXLen> @lrint_nxv1f64(<vscale x 1 x double> %x) {
 112 ; RV32-LABEL: lrint_nxv1f64:
 113 ; RV32:       # %bb.0:
 114 ; RV32-NEXT:    vsetvli a0, zero, e32, mf2, ta, ma
 115 ; RV32-NEXT:    vfncvt.x.f.w v9, v8
 116 ; RV32-NEXT:    vmv1r.v v8, v9
 117 ; RV32-NEXT:    ret
 118 ;
 119 ; RV64-i32-LABEL: lrint_nxv1f64:
 120 ; RV64-i32:       # %bb.0:
 121 ; RV64-i32-NEXT:    vsetvli a0, zero, e32, mf2, ta, ma
 122 ; RV64-i32-NEXT:    vfncvt.x.f.w v9, v8
 123 ; RV64-i32-NEXT:    vmv1r.v v8, v9
 124 ; RV64-i32-NEXT:    ret
 125 ;
 126 ; RV64-i64-LABEL: lrint_nxv1f64:
 127 ; RV64-i64:       # %bb.0:
 128 ; RV64-i64-NEXT:    vsetvli a0, zero, e64, m1, ta, ma
 129 ; RV64-i64-NEXT:    vfcvt.x.f.v v8, v8
 130 ; RV64-i64-NEXT:    ret
 131   %a = call <vscale x 1 x iXLen> @llvm.lrint.nxv1iXLen.nxv1f64(<vscale x 1 x double> %x)
 132   ret <vscale x 1 x iXLen> %a
 133 }
 134 declare <vscale x 1 x iXLen> @llvm.lrint.nxv1iXLen.nxv1f64(<vscale x 1 x double>)
 135
 136 define <vscale x 2 x iXLen> @lrint_nxv2f64(<vscale x 2 x double> %x) {
 137 ; RV32-LABEL: lrint_nxv2f64:
 138 ; RV32:       # %bb.0:
 139 ; RV32-NEXT:    vsetvli a0, zero, e32, m1, ta, ma
 140 ; RV32-NEXT:    vfncvt.x.f.w v10, v8
 141 ; RV32-NEXT:    vmv.v.v v8, v10
 142 ; RV32-NEXT:    ret
 143 ;
 144 ; RV64-i32-LABEL: lrint_nxv2f64:
 145 ; RV64-i32:       # %bb.0:
 146 ; RV64-i32-NEXT:    vsetvli a0, zero, e32, m1, ta, ma
 147 ; RV64-i32-NEXT:    vfncvt.x.f.w v10, v8
 148 ; RV64-i32-NEXT:    vmv.v.v v8, v10
 149 ; RV64-i32-NEXT:    ret
 150 ;
 151 ; RV64-i64-LABEL: lrint_nxv2f64:
 152 ; RV64-i64:       # %bb.0:
 153 ; RV64-i64-NEXT:    vsetvli a0, zero, e64, m2, ta, ma
 154 ; RV64-i64-NEXT:    vfcvt.x.f.v v8, v8
 155 ; RV64-i64-NEXT:    ret
 156   %a = call <vscale x 2 x iXLen> @llvm.lrint.nxv2iXLen.nxv2f64(<vscale x 2 x double> %x)
 157   ret <vscale x 2 x iXLen> %a
 158 }
 159 declare <vscale x 2 x iXLen> @llvm.lrint.nxv2iXLen.nxv2f64(<vscale x 2 x double>)
 160
 161 define <vscale x 4 x iXLen> @lrint_nxv4f64(<vscale x 4 x double> %x) {
 162 ; RV32-LABEL: lrint_nxv4f64:
 163 ; RV32:       # %bb.0:
 164 ; RV32-NEXT:    vsetvli a0, zero, e32, m2, ta, ma
 165 ; RV32-NEXT:    vfncvt.x.f.w v12, v8
 166 ; RV32-NEXT:    vmv.v.v v8, v12
 167 ; RV32-NEXT:    ret
 168 ;
 169 ; RV64-i32-LABEL: lrint_nxv4f64:
 170 ; RV64-i32:       # %bb.0:
 171 ; RV64-i32-NEXT:    vsetvli a0, zero, e32, m2, ta, ma
 172 ; RV64-i32-NEXT:    vfncvt.x.f.w v12, v8
 173 ; RV64-i32-NEXT:    vmv.v.v v8, v12
 174 ; RV64-i32-NEXT:    ret
 175 ;
 176 ; RV64-i64-LABEL: lrint_nxv4f64:
 177 ; RV64-i64:       # %bb.0:
 178 ; RV64-i64-NEXT:    vsetvli a0, zero, e64, m4, ta, ma
 179 ; RV64-i64-NEXT:    vfcvt.x.f.v v8, v8
 180 ; RV64-i64-NEXT:    ret
 181   %a = call <vscale x 4 x iXLen> @llvm.lrint.nxv4iXLen.nxv4f64(<vscale x 4 x double> %x)
 182   ret <vscale x 4 x iXLen> %a
 183 }
 184 declare <vscale x 4 x iXLen> @llvm.lrint.nxv4iXLen.nxv4f64(<vscale x 4 x double>)
 185
 186 define <vscale x 8 x iXLen> @lrint_nxv8f64(<vscale x 8 x double> %x) {
 187 ; RV32-LABEL: lrint_nxv8f64:
 188 ; RV32:       # %bb.0:
 189 ; RV32-NEXT:    vsetvli a0, zero, e32, m4, ta, ma
 190 ; RV32-NEXT:    vfncvt.x.f.w v16, v8
 191 ; RV32-NEXT:    vmv.v.v v8, v16
 192 ; RV32-NEXT:    ret
 193 ;
 194 ; RV64-i32-LABEL: lrint_nxv8f64:
 195 ; RV64-i32:       # %bb.0:
 196 ; RV64-i32-NEXT:    vsetvli a0, zero, e32, m4, ta, ma
 197 ; RV64-i32-NEXT:    vfncvt.x.f.w v16, v8
 198 ; RV64-i32-NEXT:    vmv.v.v v8, v16
 199 ; RV64-i32-NEXT:    ret
 200 ;
 201 ; RV64-i64-LABEL: lrint_nxv8f64:
 202 ; RV64-i64:       # %bb.0:
 203 ; RV64-i64-NEXT:    vsetvli a0, zero, e64, m8, ta, ma
 204 ; RV64-i64-NEXT:    vfcvt.x.f.v v8, v8
 205 ; RV64-i64-NEXT:    ret
 206   %a = call <vscale x 8 x iXLen> @llvm.lrint.nxv8iXLen.nxv8f64(<vscale x 8 x double> %x)
 207   ret <vscale x 8 x iXLen> %a
 208 }
 209 declare <vscale x 8 x iXLen> @llvm.lrint.nxv8iXLen.nxv8f64(<vscale x 8 x double>)