llvm/test/CodeGen/RISCV/rvv/xsfvcp-xvw.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN:  sed 's/iXLen/i32/g' %s | llc -mtriple=riscv32 -mattr=+v,+zvfh,+xsfvcp \
   3 ; RUN:    -verify-machineinstrs | FileCheck %s
   4 ; RUN:  sed 's/iXLen/i64/g' %s | llc -mtriple=riscv64 -mattr=+v,+zvfh,+xsfvcp \
   5 ; RUN:    -verify-machineinstrs | FileCheck %s
   6
   7 define void @test_sf_vc_vvw_se_e8mf8(<vscale x 1 x i16> %vd, <vscale x 1 x i8> %vs2, <vscale x 1 x i8> %vs1, iXLen %vl) {
   8 ; CHECK-LABEL: test_sf_vc_vvw_se_e8mf8:
   9 ; CHECK:       # %bb.0: # %entry
  10 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf8, ta, ma
  11 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v9, v10
  12 ; CHECK-NEXT:    ret
  13 entry:
  14   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv1i16.nxv1i8.nxv1i8.iXLen(iXLen 3, <vscale x 1 x i16> %vd, <vscale x 1 x i8> %vs2, <vscale x 1 x i8> %vs1, iXLen %vl)
  15   ret void
  16 }
  17
  18 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv1i16.nxv1i8.nxv1i8.iXLen(iXLen, <vscale x 1 x i16>, <vscale x 1 x i8>, <vscale x 1 x i8>, iXLen)
  19
  20 define void @test_sf_vc_vvw_se_e8mf4(<vscale x 2 x i16> %vd, <vscale x 2 x i8> %vs2, <vscale x 2 x i8> %vs1, iXLen %vl) {
  21 ; CHECK-LABEL: test_sf_vc_vvw_se_e8mf4:
  22 ; CHECK:       # %bb.0: # %entry
  23 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
  24 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v9, v10
  25 ; CHECK-NEXT:    ret
  26 entry:
  27   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv2i16.nxv2i8.nxv2i8.iXLen(iXLen 3, <vscale x 2 x i16> %vd, <vscale x 2 x i8> %vs2, <vscale x 2 x i8> %vs1, iXLen %vl)
  28   ret void
  29 }
  30
  31 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv2i16.nxv2i8.nxv2i8.iXLen(iXLen, <vscale x 2 x i16>, <vscale x 2 x i8>, <vscale x 2 x i8>, iXLen)
  32
  33 define void @test_sf_vc_vvw_se_e8mf2(<vscale x 4 x i16> %vd, <vscale x 4 x i8> %vs2, <vscale x 4 x i8> %vs1, iXLen %vl) {
  34 ; CHECK-LABEL: test_sf_vc_vvw_se_e8mf2:
  35 ; CHECK:       # %bb.0: # %entry
  36 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
  37 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v9, v10
  38 ; CHECK-NEXT:    ret
  39 entry:
  40   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv4i16.nxv4i8.nxv4i8.iXLen(iXLen 3, <vscale x 4 x i16> %vd, <vscale x 4 x i8> %vs2, <vscale x 4 x i8> %vs1, iXLen %vl)
  41   ret void
  42 }
  43
  44 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv4i16.nxv4i8.nxv4i8.iXLen(iXLen, <vscale x 4 x i16>, <vscale x 4 x i8>, <vscale x 4 x i8>, iXLen)
  45
  46 define void @test_sf_vc_vvw_se_e8m1(<vscale x 8 x i16> %vd, <vscale x 8 x i8> %vs2, <vscale x 8 x i8> %vs1, iXLen %vl) {
  47 ; CHECK-LABEL: test_sf_vc_vvw_se_e8m1:
  48 ; CHECK:       # %bb.0: # %entry
  49 ; CHECK-NEXT:    vsetvli zero, a0, e8, m1, ta, ma
  50 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v10, v11
  51 ; CHECK-NEXT:    ret
  52 entry:
  53   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv8i16.nxv8i8.nxv8i8.iXLen(iXLen 3, <vscale x 8 x i16> %vd, <vscale x 8 x i8> %vs2, <vscale x 8 x i8> %vs1, iXLen %vl)
  54   ret void
  55 }
  56
  57 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv8i16.nxv8i8.nxv8i8.iXLen(iXLen, <vscale x 8 x i16>, <vscale x 8 x i8>, <vscale x 8 x i8>, iXLen)
  58
  59 define void @test_sf_vc_vvw_se_e8m2(<vscale x 16 x i16> %vd, <vscale x 16 x i8> %vs2, <vscale x 16 x i8> %vs1, iXLen %vl) {
  60 ; CHECK-LABEL: test_sf_vc_vvw_se_e8m2:
  61 ; CHECK:       # %bb.0: # %entry
  62 ; CHECK-NEXT:    vsetvli zero, a0, e8, m2, ta, ma
  63 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v12, v14
  64 ; CHECK-NEXT:    ret
  65 entry:
  66   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv16i16.nxv16i8.nxv16i8.iXLen(iXLen 3, <vscale x 16 x i16> %vd, <vscale x 16 x i8> %vs2, <vscale x 16 x i8> %vs1, iXLen %vl)
  67   ret void
  68 }
  69
  70 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv16i16.nxv16i8.nxv16i8.iXLen(iXLen, <vscale x 16 x i16>, <vscale x 16 x i8>, <vscale x 16 x i8>, iXLen)
  71
  72 define void @test_sf_vc_vvw_se_e8m4(<vscale x 32 x i16> %vd, <vscale x 32 x i8> %vs2, <vscale x 32 x i8> %vs1, iXLen %vl) {
  73 ; CHECK-LABEL: test_sf_vc_vvw_se_e8m4:
  74 ; CHECK:       # %bb.0: # %entry
  75 ; CHECK-NEXT:    vsetvli zero, a0, e8, m4, ta, ma
  76 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v16, v20
  77 ; CHECK-NEXT:    ret
  78 entry:
  79   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv32i16.nxv32i8.nxv32i8.iXLen(iXLen 3, <vscale x 32 x i16> %vd, <vscale x 32 x i8> %vs2, <vscale x 32 x i8> %vs1, iXLen %vl)
  80   ret void
  81 }
  82
  83 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv32i16.nxv32i8.nxv32i8.iXLen(iXLen, <vscale x 32 x i16>, <vscale x 32 x i8>, <vscale x 32 x i8>, iXLen)
  84
  85 define void @test_sf_vc_vvw_se_e16mf4(<vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, <vscale x 1 x i16> %vs1, iXLen %vl) {
  86 ; CHECK-LABEL: test_sf_vc_vvw_se_e16mf4:
  87 ; CHECK:       # %bb.0: # %entry
  88 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, ta, ma
  89 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v9, v10
  90 ; CHECK-NEXT:    ret
  91 entry:
  92   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv1i32.nxv1i16.nxv1i16.iXLen(iXLen 3, <vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, <vscale x 1 x i16> %vs1, iXLen %vl)
  93   ret void
  94 }
  95
  96 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv1i32.nxv1i16.nxv1i16.iXLen(iXLen, <vscale x 1 x i32>, <vscale x 1 x i16>, <vscale x 1 x i16>, iXLen)
  97
  98 define void @test_sf_vc_vvw_se_e16mf2(<vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, <vscale x 2 x i16> %vs1, iXLen %vl) {
  99 ; CHECK-LABEL: test_sf_vc_vvw_se_e16mf2:
 100 ; CHECK:       # %bb.0: # %entry
 101 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
 102 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v9, v10
 103 ; CHECK-NEXT:    ret
 104 entry:
 105   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv2i32.nxv2i16.nxv2i16.iXLen(iXLen 3, <vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, <vscale x 2 x i16> %vs1, iXLen %vl)
 106   ret void
 107 }
 108
 109 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv2i32.nxv2i16.nxv2i16.iXLen(iXLen, <vscale x 2 x i32>, <vscale x 2 x i16>, <vscale x 2 x i16>, iXLen)
 110
 111 define void @test_sf_vc_vvw_se_e16m1(<vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, <vscale x 4 x i16> %vs1, iXLen %vl) {
 112 ; CHECK-LABEL: test_sf_vc_vvw_se_e16m1:
 113 ; CHECK:       # %bb.0: # %entry
 114 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, ta, ma
 115 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v10, v11
 116 ; CHECK-NEXT:    ret
 117 entry:
 118   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv4i32.nxv4i16.nxv4i16.iXLen(iXLen 3, <vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, <vscale x 4 x i16> %vs1, iXLen %vl)
 119   ret void
 120 }
 121
 122 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv4i32.nxv4i16.nxv4i16.iXLen(iXLen, <vscale x 4 x i32>, <vscale x 4 x i16>, <vscale x 4 x i16>, iXLen)
 123
 124 define void @test_sf_vc_vvw_se_e16m2(<vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, <vscale x 8 x i16> %vs1, iXLen %vl) {
 125 ; CHECK-LABEL: test_sf_vc_vvw_se_e16m2:
 126 ; CHECK:       # %bb.0: # %entry
 127 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, ta, ma
 128 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v12, v14
 129 ; CHECK-NEXT:    ret
 130 entry:
 131   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv8i32.nxv8i16.nxv8i16.iXLen(iXLen 3, <vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, <vscale x 8 x i16> %vs1, iXLen %vl)
 132   ret void
 133 }
 134
 135 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv8i32.nxv8i16.nxv8i16.iXLen(iXLen, <vscale x 8 x i32>, <vscale x 8 x i16>, <vscale x 8 x i16>, iXLen)
 136
 137 define void @test_sf_vc_vvw_se_e16m4(<vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, <vscale x 16 x i16> %vs1, iXLen %vl) {
 138 ; CHECK-LABEL: test_sf_vc_vvw_se_e16m4:
 139 ; CHECK:       # %bb.0: # %entry
 140 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, ta, ma
 141 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v16, v20
 142 ; CHECK-NEXT:    ret
 143 entry:
 144   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv16i32.nxv16i16.nxv16i16.iXLen(iXLen 3, <vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, <vscale x 16 x i16> %vs1, iXLen %vl)
 145   ret void
 146 }
 147
 148 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv16i32.nxv16i16.nxv16i16.iXLen(iXLen, <vscale x 16 x i32>, <vscale x 16 x i16>, <vscale x 16 x i16>, iXLen)
 149
 150 define void @test_sf_vc_vvw_se_e32mf2(<vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, <vscale x 1 x i32> %vs1, iXLen %vl) {
 151 ; CHECK-LABEL: test_sf_vc_vvw_se_e32mf2:
 152 ; CHECK:       # %bb.0: # %entry
 153 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, ta, ma
 154 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v9, v10
 155 ; CHECK-NEXT:    ret
 156 entry:
 157   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv1i64.nxv1i32.nxv1i32.iXLen(iXLen 3, <vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, <vscale x 1 x i32> %vs1, iXLen %vl)
 158   ret void
 159 }
 160
 161 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv1i64.nxv1i32.nxv1i32.iXLen(iXLen, <vscale x 1 x i64>, <vscale x 1 x i32>, <vscale x 1 x i32>, iXLen)
 162
 163 define void @test_sf_vc_vvw_se_e32m1(<vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, <vscale x 2 x i32> %vs1, iXLen %vl) {
 164 ; CHECK-LABEL: test_sf_vc_vvw_se_e32m1:
 165 ; CHECK:       # %bb.0: # %entry
 166 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 167 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v10, v11
 168 ; CHECK-NEXT:    ret
 169 entry:
 170   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv2i64.nxv2i32.nxv2i32.iXLen(iXLen 3, <vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, <vscale x 2 x i32> %vs1, iXLen %vl)
 171   ret void
 172 }
 173
 174 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv2i64.nxv2i32.nxv2i32.iXLen(iXLen, <vscale x 2 x i64>, <vscale x 2 x i32>, <vscale x 2 x i32>, iXLen)
 175
 176 define void @test_sf_vc_vvw_se_e32m2(<vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, <vscale x 4 x i32> %vs1, iXLen %vl) {
 177 ; CHECK-LABEL: test_sf_vc_vvw_se_e32m2:
 178 ; CHECK:       # %bb.0: # %entry
 179 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
 180 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v12, v14
 181 ; CHECK-NEXT:    ret
 182 entry:
 183   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv4i64.nxv4i32.nxv4i32.iXLen(iXLen 3, <vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, <vscale x 4 x i32> %vs1, iXLen %vl)
 184   ret void
 185 }
 186
 187 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv4i64.nxv4i32.nxv4i32.iXLen(iXLen, <vscale x 4 x i64>, <vscale x 4 x i32>, <vscale x 4 x i32>, iXLen)
 188
 189 define void @test_sf_vc_vvw_se_e32m4(<vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, <vscale x 8 x i32> %vs1, iXLen %vl) {
 190 ; CHECK-LABEL: test_sf_vc_vvw_se_e32m4:
 191 ; CHECK:       # %bb.0: # %entry
 192 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, ta, ma
 193 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v16, v20
 194 ; CHECK-NEXT:    ret
 195 entry:
 196   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv8i64.nxv8i32.nxv8i32.iXLen(iXLen 3, <vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, <vscale x 8 x i32> %vs1, iXLen %vl)
 197   ret void
 198 }
 199
 200 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv8i64.nxv8i32.nxv8i32.iXLen(iXLen, <vscale x 8 x i64>, <vscale x 8 x i32>, <vscale x 8 x i32>, iXLen)
 201
 202 define <vscale x 1 x i16> @test_sf_vc_v_vvw_se_e8mf8(<vscale x 1 x i16> %vd, <vscale x 1 x i8> %vs2, <vscale x 1 x i8> %vs1, iXLen %vl) {
 203 ; CHECK-LABEL: test_sf_vc_v_vvw_se_e8mf8:
 204 ; CHECK:       # %bb.0: # %entry
 205 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf8, tu, ma
 206 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v9, v10
 207 ; CHECK-NEXT:    ret
 208 entry:
 209   %0 = tail call <vscale x 1 x i16> @llvm.riscv.sf.vc.v.vvw.se.nxv1i16.iXLen.nxv1i8.nxv1i8.iXLen(iXLen 3, <vscale x 1 x i16> %vd, <vscale x 1 x i8> %vs2, <vscale x 1 x i8> %vs1, iXLen %vl)
 210   ret <vscale x 1 x i16> %0
 211 }
 212
 213 declare <vscale x 1 x i16> @llvm.riscv.sf.vc.v.vvw.se.nxv1i16.iXLen.nxv1i8.nxv1i8.iXLen(iXLen, <vscale x 1 x i16>, <vscale x 1 x i8>, <vscale x 1 x i8>, iXLen)
 214
 215 define <vscale x 2 x i16> @test_sf_vc_v_vvw_se_e8mf4(<vscale x 2 x i16> %vd, <vscale x 2 x i8> %vs2, <vscale x 2 x i8> %vs1, iXLen %vl) {
 216 ; CHECK-LABEL: test_sf_vc_v_vvw_se_e8mf4:
 217 ; CHECK:       # %bb.0: # %entry
 218 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf4, tu, ma
 219 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v9, v10
 220 ; CHECK-NEXT:    ret
 221 entry:
 222   %0 = tail call <vscale x 2 x i16> @llvm.riscv.sf.vc.v.vvw.se.nxv2i16.iXLen.nxv2i8.nxv2i8.iXLen(iXLen 3, <vscale x 2 x i16> %vd, <vscale x 2 x i8> %vs2, <vscale x 2 x i8> %vs1, iXLen %vl)
 223   ret <vscale x 2 x i16> %0
 224 }
 225
 226 declare <vscale x 2 x i16> @llvm.riscv.sf.vc.v.vvw.se.nxv2i16.iXLen.nxv2i8.nxv2i8.iXLen(iXLen, <vscale x 2 x i16>, <vscale x 2 x i8>, <vscale x 2 x i8>, iXLen)
 227
 228 define <vscale x 4 x i16> @test_sf_vc_v_vvw_se_e8mf2(<vscale x 4 x i16> %vd, <vscale x 4 x i8> %vs2, <vscale x 4 x i8> %vs1, iXLen %vl) {
 229 ; CHECK-LABEL: test_sf_vc_v_vvw_se_e8mf2:
 230 ; CHECK:       # %bb.0: # %entry
 231 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, tu, ma
 232 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v9, v10
 233 ; CHECK-NEXT:    ret
 234 entry:
 235   %0 = tail call <vscale x 4 x i16> @llvm.riscv.sf.vc.v.vvw.se.nxv4i16.iXLen.nxv4i8.nxv4i8.iXLen(iXLen 3, <vscale x 4 x i16> %vd, <vscale x 4 x i8> %vs2, <vscale x 4 x i8> %vs1, iXLen %vl)
 236   ret <vscale x 4 x i16> %0
 237 }
 238
 239 declare <vscale x 4 x i16> @llvm.riscv.sf.vc.v.vvw.se.nxv4i16.iXLen.nxv4i8.nxv4i8.iXLen(iXLen, <vscale x 4 x i16>, <vscale x 4 x i8>, <vscale x 4 x i8>, iXLen)
 240
 241 define <vscale x 8 x i16> @test_sf_vc_v_vvw_se_e8m1(<vscale x 8 x i16> %vd, <vscale x 8 x i8> %vs2, <vscale x 8 x i8> %vs1, iXLen %vl) {
 242 ; CHECK-LABEL: test_sf_vc_v_vvw_se_e8m1:
 243 ; CHECK:       # %bb.0: # %entry
 244 ; CHECK-NEXT:    vsetvli zero, a0, e8, m1, tu, ma
 245 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v10, v11
 246 ; CHECK-NEXT:    ret
 247 entry:
 248   %0 = tail call <vscale x 8 x i16> @llvm.riscv.sf.vc.v.vvw.se.nxv8i16.iXLen.nxv8i8.nxv8i8.iXLen(iXLen 3, <vscale x 8 x i16> %vd, <vscale x 8 x i8> %vs2, <vscale x 8 x i8> %vs1, iXLen %vl)
 249   ret <vscale x 8 x i16> %0
 250 }
 251
 252 declare <vscale x 8 x i16> @llvm.riscv.sf.vc.v.vvw.se.nxv8i16.iXLen.nxv8i8.nxv8i8.iXLen(iXLen, <vscale x 8 x i16>, <vscale x 8 x i8>, <vscale x 8 x i8>, iXLen)
 253
 254 define <vscale x 16 x i16> @test_sf_vc_v_vvw_se_e8m2(<vscale x 16 x i16> %vd, <vscale x 16 x i8> %vs2, <vscale x 16 x i8> %vs1, iXLen %vl) {
 255 ; CHECK-LABEL: test_sf_vc_v_vvw_se_e8m2:
 256 ; CHECK:       # %bb.0: # %entry
 257 ; CHECK-NEXT:    vsetvli zero, a0, e8, m2, tu, ma
 258 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v12, v14
 259 ; CHECK-NEXT:    ret
 260 entry:
 261   %0 = tail call <vscale x 16 x i16> @llvm.riscv.sf.vc.v.vvw.se.nxv16i16.iXLen.nxv16i8.nxv16i8.iXLen(iXLen 3, <vscale x 16 x i16> %vd, <vscale x 16 x i8> %vs2, <vscale x 16 x i8> %vs1, iXLen %vl)
 262   ret <vscale x 16 x i16> %0
 263 }
 264
 265 declare <vscale x 16 x i16> @llvm.riscv.sf.vc.v.vvw.se.nxv16i16.iXLen.nxv16i8.nxv16i8.iXLen(iXLen, <vscale x 16 x i16>, <vscale x 16 x i8>, <vscale x 16 x i8>, iXLen)
 266
 267 define <vscale x 32 x i16> @test_sf_vc_v_vvw_se_e8m4(<vscale x 32 x i16> %vd, <vscale x 32 x i8> %vs2, <vscale x 32 x i8> %vs1, iXLen %vl) {
 268 ; CHECK-LABEL: test_sf_vc_v_vvw_se_e8m4:
 269 ; CHECK:       # %bb.0: # %entry
 270 ; CHECK-NEXT:    vsetvli zero, a0, e8, m4, tu, ma
 271 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v16, v20
 272 ; CHECK-NEXT:    ret
 273 entry:
 274   %0 = tail call <vscale x 32 x i16> @llvm.riscv.sf.vc.v.vvw.se.nxv32i16.iXLen.nxv32i8.nxv32i8.iXLen(iXLen 3, <vscale x 32 x i16> %vd, <vscale x 32 x i8> %vs2, <vscale x 32 x i8> %vs1, iXLen %vl)
 275   ret <vscale x 32 x i16> %0
 276 }
 277
 278 declare <vscale x 32 x i16> @llvm.riscv.sf.vc.v.vvw.se.nxv32i16.iXLen.nxv32i8.nxv32i8.iXLen(iXLen, <vscale x 32 x i16>, <vscale x 32 x i8>, <vscale x 32 x i8>, iXLen)
 279
 280 define <vscale x 1 x i32> @test_sf_vc_v_vvw_se_e16mf4(<vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, <vscale x 1 x i16> %vs1, iXLen %vl) {
 281 ; CHECK-LABEL: test_sf_vc_v_vvw_se_e16mf4:
 282 ; CHECK:       # %bb.0: # %entry
 283 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, tu, ma
 284 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v9, v10
 285 ; CHECK-NEXT:    ret
 286 entry:
 287   %0 = tail call <vscale x 1 x i32> @llvm.riscv.sf.vc.v.vvw.se.nxv1i32.iXLen.nxv1i16.nxv1i16.iXLen(iXLen 3, <vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, <vscale x 1 x i16> %vs1, iXLen %vl)
 288   ret <vscale x 1 x i32> %0
 289 }
 290
 291 declare <vscale x 1 x i32> @llvm.riscv.sf.vc.v.vvw.se.nxv1i32.iXLen.nxv1i16.nxv1i16.iXLen(iXLen, <vscale x 1 x i32>, <vscale x 1 x i16>, <vscale x 1 x i16>, iXLen)
 292
 293 define <vscale x 2 x i32> @test_sf_vc_v_vvw_se_e16mf2(<vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, <vscale x 2 x i16> %vs1, iXLen %vl) {
 294 ; CHECK-LABEL: test_sf_vc_v_vvw_se_e16mf2:
 295 ; CHECK:       # %bb.0: # %entry
 296 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, tu, ma
 297 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v9, v10
 298 ; CHECK-NEXT:    ret
 299 entry:
 300   %0 = tail call <vscale x 2 x i32> @llvm.riscv.sf.vc.v.vvw.se.nxv2i32.iXLen.nxv2i16.nxv2i16.iXLen(iXLen 3, <vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, <vscale x 2 x i16> %vs1, iXLen %vl)
 301   ret <vscale x 2 x i32> %0
 302 }
 303
 304 declare <vscale x 2 x i32> @llvm.riscv.sf.vc.v.vvw.se.nxv2i32.iXLen.nxv2i16.nxv2i16.iXLen(iXLen, <vscale x 2 x i32>, <vscale x 2 x i16>, <vscale x 2 x i16>, iXLen)
 305
 306 define <vscale x 4 x i32> @test_sf_vc_v_vvw_se_e16m1(<vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, <vscale x 4 x i16> %vs1, iXLen %vl) {
 307 ; CHECK-LABEL: test_sf_vc_v_vvw_se_e16m1:
 308 ; CHECK:       # %bb.0: # %entry
 309 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, tu, ma
 310 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v10, v11
 311 ; CHECK-NEXT:    ret
 312 entry:
 313   %0 = tail call <vscale x 4 x i32> @llvm.riscv.sf.vc.v.vvw.se.nxv4i32.iXLen.nxv4i16.nxv4i16.iXLen(iXLen 3, <vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, <vscale x 4 x i16> %vs1, iXLen %vl)
 314   ret <vscale x 4 x i32> %0
 315 }
 316
 317 declare <vscale x 4 x i32> @llvm.riscv.sf.vc.v.vvw.se.nxv4i32.iXLen.nxv4i16.nxv4i16.iXLen(iXLen, <vscale x 4 x i32>, <vscale x 4 x i16>, <vscale x 4 x i16>, iXLen)
 318
 319 define <vscale x 8 x i32> @test_sf_vc_v_vvw_se_e16m2(<vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, <vscale x 8 x i16> %vs1, iXLen %vl) {
 320 ; CHECK-LABEL: test_sf_vc_v_vvw_se_e16m2:
 321 ; CHECK:       # %bb.0: # %entry
 322 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, tu, ma
 323 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v12, v14
 324 ; CHECK-NEXT:    ret
 325 entry:
 326   %0 = tail call <vscale x 8 x i32> @llvm.riscv.sf.vc.v.vvw.se.nxv8i32.iXLen.nxv8i16.nxv8i16.iXLen(iXLen 3, <vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, <vscale x 8 x i16> %vs1, iXLen %vl)
 327   ret <vscale x 8 x i32> %0
 328 }
 329
 330 declare <vscale x 8 x i32> @llvm.riscv.sf.vc.v.vvw.se.nxv8i32.iXLen.nxv8i16.nxv8i16.iXLen(iXLen, <vscale x 8 x i32>, <vscale x 8 x i16>, <vscale x 8 x i16>, iXLen)
 331
 332 define <vscale x 16 x i32> @test_sf_vc_v_vvw_se_e16m4(<vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, <vscale x 16 x i16> %vs1, iXLen %vl) {
 333 ; CHECK-LABEL: test_sf_vc_v_vvw_se_e16m4:
 334 ; CHECK:       # %bb.0: # %entry
 335 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, tu, ma
 336 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v16, v20
 337 ; CHECK-NEXT:    ret
 338 entry:
 339   %0 = tail call <vscale x 16 x i32> @llvm.riscv.sf.vc.v.vvw.se.nxv16i32.iXLen.nxv16i16.nxv16i16.iXLen(iXLen 3, <vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, <vscale x 16 x i16> %vs1, iXLen %vl)
 340   ret <vscale x 16 x i32> %0
 341 }
 342
 343 declare <vscale x 16 x i32> @llvm.riscv.sf.vc.v.vvw.se.nxv16i32.iXLen.nxv16i16.nxv16i16.iXLen(iXLen, <vscale x 16 x i32>, <vscale x 16 x i16>, <vscale x 16 x i16>, iXLen)
 344
 345 define <vscale x 1 x i64> @test_sf_vc_v_vvw_se_e32mf2(<vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, <vscale x 1 x i32> %vs1, iXLen %vl) {
 346 ; CHECK-LABEL: test_sf_vc_v_vvw_se_e32mf2:
 347 ; CHECK:       # %bb.0: # %entry
 348 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, tu, ma
 349 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v9, v10
 350 ; CHECK-NEXT:    ret
 351 entry:
 352   %0 = tail call <vscale x 1 x i64> @llvm.riscv.sf.vc.v.vvw.se.nxv1i64.iXLen.nxv1i32.nxv1i32.iXLen(iXLen 3, <vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, <vscale x 1 x i32> %vs1, iXLen %vl)
 353   ret <vscale x 1 x i64> %0
 354 }
 355
 356 declare <vscale x 1 x i64> @llvm.riscv.sf.vc.v.vvw.se.nxv1i64.iXLen.nxv1i32.nxv1i32.iXLen(iXLen, <vscale x 1 x i64>, <vscale x 1 x i32>, <vscale x 1 x i32>, iXLen)
 357
 358 define <vscale x 2 x i64> @test_sf_vc_v_vvw_se_e32m1(<vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, <vscale x 2 x i32> %vs1, iXLen %vl) {
 359 ; CHECK-LABEL: test_sf_vc_v_vvw_se_e32m1:
 360 ; CHECK:       # %bb.0: # %entry
 361 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, tu, ma
 362 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v10, v11
 363 ; CHECK-NEXT:    ret
 364 entry:
 365   %0 = tail call <vscale x 2 x i64> @llvm.riscv.sf.vc.v.vvw.se.nxv2i64.iXLen.nxv2i32.nxv2i32.iXLen(iXLen 3, <vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, <vscale x 2 x i32> %vs1, iXLen %vl)
 366   ret <vscale x 2 x i64> %0
 367 }
 368
 369 declare <vscale x 2 x i64> @llvm.riscv.sf.vc.v.vvw.se.nxv2i64.iXLen.nxv2i32.nxv2i32.iXLen(iXLen, <vscale x 2 x i64>, <vscale x 2 x i32>, <vscale x 2 x i32>, iXLen)
 370
 371 define <vscale x 4 x i64> @test_sf_vc_v_vvw_se_e32m2(<vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, <vscale x 4 x i32> %vs1, iXLen %vl) {
 372 ; CHECK-LABEL: test_sf_vc_v_vvw_se_e32m2:
 373 ; CHECK:       # %bb.0: # %entry
 374 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, tu, ma
 375 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v12, v14
 376 ; CHECK-NEXT:    ret
 377 entry:
 378   %0 = tail call <vscale x 4 x i64> @llvm.riscv.sf.vc.v.vvw.se.nxv4i64.iXLen.nxv4i32.nxv4i32.iXLen(iXLen 3, <vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, <vscale x 4 x i32> %vs1, iXLen %vl)
 379   ret <vscale x 4 x i64> %0
 380 }
 381
 382 declare <vscale x 4 x i64> @llvm.riscv.sf.vc.v.vvw.se.nxv4i64.iXLen.nxv4i32.nxv4i32.iXLen(iXLen, <vscale x 4 x i64>, <vscale x 4 x i32>, <vscale x 4 x i32>, iXLen)
 383
 384 define <vscale x 8 x i64> @test_sf_vc_v_vvw_se_e32m4(<vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, <vscale x 8 x i32> %vs1, iXLen %vl) {
 385 ; CHECK-LABEL: test_sf_vc_v_vvw_se_e32m4:
 386 ; CHECK:       # %bb.0: # %entry
 387 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, tu, ma
 388 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v16, v20
 389 ; CHECK-NEXT:    ret
 390 entry:
 391   %0 = tail call <vscale x 8 x i64> @llvm.riscv.sf.vc.v.vvw.se.nxv8i64.iXLen.nxv8i32.nxv8i32.iXLen(iXLen 3, <vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, <vscale x 8 x i32> %vs1, iXLen %vl)
 392   ret <vscale x 8 x i64> %0
 393 }
 394
 395 declare <vscale x 8 x i64> @llvm.riscv.sf.vc.v.vvw.se.nxv8i64.iXLen.nxv8i32.nxv8i32.iXLen(iXLen, <vscale x 8 x i64>, <vscale x 8 x i32>, <vscale x 8 x i32>, iXLen)
 396
 397 define <vscale x 1 x i16> @test_sf_vc_v_vvw_e8mf8(<vscale x 1 x i16> %vd, <vscale x 1 x i8> %vs2, <vscale x 1 x i8> %vs1, iXLen %vl) {
 398 ; CHECK-LABEL: test_sf_vc_v_vvw_e8mf8:
 399 ; CHECK:       # %bb.0: # %entry
 400 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf8, tu, ma
 401 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v9, v10
 402 ; CHECK-NEXT:    ret
 403 entry:
 404   %0 = tail call <vscale x 1 x i16> @llvm.riscv.sf.vc.v.vvw.nxv1i16.iXLen.nxv1i8.nxv1i8.iXLen(iXLen 3, <vscale x 1 x i16> %vd, <vscale x 1 x i8> %vs2, <vscale x 1 x i8> %vs1, iXLen %vl)
 405   ret <vscale x 1 x i16> %0
 406 }
 407
 408 declare <vscale x 1 x i16> @llvm.riscv.sf.vc.v.vvw.nxv1i16.iXLen.nxv1i8.nxv1i8.iXLen(iXLen, <vscale x 1 x i16>, <vscale x 1 x i8>, <vscale x 1 x i8>, iXLen)
 409
 410 define <vscale x 2 x i16> @test_sf_vc_v_vvw_e8mf4(<vscale x 2 x i16> %vd, <vscale x 2 x i8> %vs2, <vscale x 2 x i8> %vs1, iXLen %vl) {
 411 ; CHECK-LABEL: test_sf_vc_v_vvw_e8mf4:
 412 ; CHECK:       # %bb.0: # %entry
 413 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf4, tu, ma
 414 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v9, v10
 415 ; CHECK-NEXT:    ret
 416 entry:
 417   %0 = tail call <vscale x 2 x i16> @llvm.riscv.sf.vc.v.vvw.nxv2i16.iXLen.nxv2i8.nxv2i8.iXLen(iXLen 3, <vscale x 2 x i16> %vd, <vscale x 2 x i8> %vs2, <vscale x 2 x i8> %vs1, iXLen %vl)
 418   ret <vscale x 2 x i16> %0
 419 }
 420
 421 declare <vscale x 2 x i16> @llvm.riscv.sf.vc.v.vvw.nxv2i16.iXLen.nxv2i8.nxv2i8.iXLen(iXLen, <vscale x 2 x i16>, <vscale x 2 x i8>, <vscale x 2 x i8>, iXLen)
 422
 423 define <vscale x 4 x i16> @test_sf_vc_v_vvw_e8mf2(<vscale x 4 x i16> %vd, <vscale x 4 x i8> %vs2, <vscale x 4 x i8> %vs1, iXLen %vl) {
 424 ; CHECK-LABEL: test_sf_vc_v_vvw_e8mf2:
 425 ; CHECK:       # %bb.0: # %entry
 426 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, tu, ma
 427 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v9, v10
 428 ; CHECK-NEXT:    ret
 429 entry:
 430   %0 = tail call <vscale x 4 x i16> @llvm.riscv.sf.vc.v.vvw.nxv4i16.iXLen.nxv4i8.nxv4i8.iXLen(iXLen 3, <vscale x 4 x i16> %vd, <vscale x 4 x i8> %vs2, <vscale x 4 x i8> %vs1, iXLen %vl)
 431   ret <vscale x 4 x i16> %0
 432 }
 433
 434 declare <vscale x 4 x i16> @llvm.riscv.sf.vc.v.vvw.nxv4i16.iXLen.nxv4i8.nxv4i8.iXLen(iXLen, <vscale x 4 x i16>, <vscale x 4 x i8>, <vscale x 4 x i8>, iXLen)
 435
 436 define <vscale x 8 x i16> @test_sf_vc_v_vvw_e8m1(<vscale x 8 x i16> %vd, <vscale x 8 x i8> %vs2, <vscale x 8 x i8> %vs1, iXLen %vl) {
 437 ; CHECK-LABEL: test_sf_vc_v_vvw_e8m1:
 438 ; CHECK:       # %bb.0: # %entry
 439 ; CHECK-NEXT:    vsetvli zero, a0, e8, m1, tu, ma
 440 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v10, v11
 441 ; CHECK-NEXT:    ret
 442 entry:
 443   %0 = tail call <vscale x 8 x i16> @llvm.riscv.sf.vc.v.vvw.nxv8i16.iXLen.nxv8i8.nxv8i8.iXLen(iXLen 3, <vscale x 8 x i16> %vd, <vscale x 8 x i8> %vs2, <vscale x 8 x i8> %vs1, iXLen %vl)
 444   ret <vscale x 8 x i16> %0
 445 }
 446
 447 declare <vscale x 8 x i16> @llvm.riscv.sf.vc.v.vvw.nxv8i16.iXLen.nxv8i8.nxv8i8.iXLen(iXLen, <vscale x 8 x i16>, <vscale x 8 x i8>, <vscale x 8 x i8>, iXLen)
 448
 449 define <vscale x 16 x i16> @test_sf_vc_v_vvw_e8m2(<vscale x 16 x i16> %vd, <vscale x 16 x i8> %vs2, <vscale x 16 x i8> %vs1, iXLen %vl) {
 450 ; CHECK-LABEL: test_sf_vc_v_vvw_e8m2:
 451 ; CHECK:       # %bb.0: # %entry
 452 ; CHECK-NEXT:    vsetvli zero, a0, e8, m2, tu, ma
 453 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v12, v14
 454 ; CHECK-NEXT:    ret
 455 entry:
 456   %0 = tail call <vscale x 16 x i16> @llvm.riscv.sf.vc.v.vvw.nxv16i16.iXLen.nxv16i8.nxv16i8.iXLen(iXLen 3, <vscale x 16 x i16> %vd, <vscale x 16 x i8> %vs2, <vscale x 16 x i8> %vs1, iXLen %vl)
 457   ret <vscale x 16 x i16> %0
 458 }
 459
 460 declare <vscale x 16 x i16> @llvm.riscv.sf.vc.v.vvw.nxv16i16.iXLen.nxv16i8.nxv16i8.iXLen(iXLen, <vscale x 16 x i16>, <vscale x 16 x i8>, <vscale x 16 x i8>, iXLen)
 461
 462 define <vscale x 32 x i16> @test_sf_vc_v_vvw_e8m4(<vscale x 32 x i16> %vd, <vscale x 32 x i8> %vs2, <vscale x 32 x i8> %vs1, iXLen %vl) {
 463 ; CHECK-LABEL: test_sf_vc_v_vvw_e8m4:
 464 ; CHECK:       # %bb.0: # %entry
 465 ; CHECK-NEXT:    vsetvli zero, a0, e8, m4, tu, ma
 466 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v16, v20
 467 ; CHECK-NEXT:    ret
 468 entry:
 469   %0 = tail call <vscale x 32 x i16> @llvm.riscv.sf.vc.v.vvw.nxv32i16.iXLen.nxv32i8.nxv32i8.iXLen(iXLen 3, <vscale x 32 x i16> %vd, <vscale x 32 x i8> %vs2, <vscale x 32 x i8> %vs1, iXLen %vl)
 470   ret <vscale x 32 x i16> %0
 471 }
 472
 473 declare <vscale x 32 x i16> @llvm.riscv.sf.vc.v.vvw.nxv32i16.iXLen.nxv32i8.nxv32i8.iXLen(iXLen, <vscale x 32 x i16>, <vscale x 32 x i8>, <vscale x 32 x i8>, iXLen)
 474
 475 define <vscale x 1 x i32> @test_sf_vc_v_vvw_e16mf4(<vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, <vscale x 1 x i16> %vs1, iXLen %vl) {
 476 ; CHECK-LABEL: test_sf_vc_v_vvw_e16mf4:
 477 ; CHECK:       # %bb.0: # %entry
 478 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, tu, ma
 479 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v9, v10
 480 ; CHECK-NEXT:    ret
 481 entry:
 482   %0 = tail call <vscale x 1 x i32> @llvm.riscv.sf.vc.v.vvw.nxv1i32.iXLen.nxv1i16.nxv1i16.iXLen(iXLen 3, <vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, <vscale x 1 x i16> %vs1, iXLen %vl)
 483   ret <vscale x 1 x i32> %0
 484 }
 485
 486 declare <vscale x 1 x i32> @llvm.riscv.sf.vc.v.vvw.nxv1i32.iXLen.nxv1i16.nxv1i16.iXLen(iXLen, <vscale x 1 x i32>, <vscale x 1 x i16>, <vscale x 1 x i16>, iXLen)
 487
 488 define <vscale x 2 x i32> @test_sf_vc_v_vvw_e16mf2(<vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, <vscale x 2 x i16> %vs1, iXLen %vl) {
 489 ; CHECK-LABEL: test_sf_vc_v_vvw_e16mf2:
 490 ; CHECK:       # %bb.0: # %entry
 491 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, tu, ma
 492 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v9, v10
 493 ; CHECK-NEXT:    ret
 494 entry:
 495   %0 = tail call <vscale x 2 x i32> @llvm.riscv.sf.vc.v.vvw.nxv2i32.iXLen.nxv2i16.nxv2i16.iXLen(iXLen 3, <vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, <vscale x 2 x i16> %vs1, iXLen %vl)
 496   ret <vscale x 2 x i32> %0
 497 }
 498
 499 declare <vscale x 2 x i32> @llvm.riscv.sf.vc.v.vvw.nxv2i32.iXLen.nxv2i16.nxv2i16.iXLen(iXLen, <vscale x 2 x i32>, <vscale x 2 x i16>, <vscale x 2 x i16>, iXLen)
 500
 501 define <vscale x 4 x i32> @test_sf_vc_v_vvw_e16m1(<vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, <vscale x 4 x i16> %vs1, iXLen %vl) {
 502 ; CHECK-LABEL: test_sf_vc_v_vvw_e16m1:
 503 ; CHECK:       # %bb.0: # %entry
 504 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, tu, ma
 505 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v10, v11
 506 ; CHECK-NEXT:    ret
 507 entry:
 508   %0 = tail call <vscale x 4 x i32> @llvm.riscv.sf.vc.v.vvw.nxv4i32.iXLen.nxv4i16.nxv4i16.iXLen(iXLen 3, <vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, <vscale x 4 x i16> %vs1, iXLen %vl)
 509   ret <vscale x 4 x i32> %0
 510 }
 511
 512 declare <vscale x 4 x i32> @llvm.riscv.sf.vc.v.vvw.nxv4i32.iXLen.nxv4i16.nxv4i16.iXLen(iXLen, <vscale x 4 x i32>, <vscale x 4 x i16>, <vscale x 4 x i16>, iXLen)
 513
 514 define <vscale x 8 x i32> @test_sf_vc_v_vvw_e16m2(<vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, <vscale x 8 x i16> %vs1, iXLen %vl) {
 515 ; CHECK-LABEL: test_sf_vc_v_vvw_e16m2:
 516 ; CHECK:       # %bb.0: # %entry
 517 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, tu, ma
 518 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v12, v14
 519 ; CHECK-NEXT:    ret
 520 entry:
 521   %0 = tail call <vscale x 8 x i32> @llvm.riscv.sf.vc.v.vvw.nxv8i32.iXLen.nxv8i16.nxv8i16.iXLen(iXLen 3, <vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, <vscale x 8 x i16> %vs1, iXLen %vl)
 522   ret <vscale x 8 x i32> %0
 523 }
 524
 525 declare <vscale x 8 x i32> @llvm.riscv.sf.vc.v.vvw.nxv8i32.iXLen.nxv8i16.nxv8i16.iXLen(iXLen, <vscale x 8 x i32>, <vscale x 8 x i16>, <vscale x 8 x i16>, iXLen)
 526
 527 define <vscale x 16 x i32> @test_sf_vc_v_vvw_e16m4(<vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, <vscale x 16 x i16> %vs1, iXLen %vl) {
 528 ; CHECK-LABEL: test_sf_vc_v_vvw_e16m4:
 529 ; CHECK:       # %bb.0: # %entry
 530 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, tu, ma
 531 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v16, v20
 532 ; CHECK-NEXT:    ret
 533 entry:
 534   %0 = tail call <vscale x 16 x i32> @llvm.riscv.sf.vc.v.vvw.nxv16i32.iXLen.nxv16i16.nxv16i16.iXLen(iXLen 3, <vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, <vscale x 16 x i16> %vs1, iXLen %vl)
 535   ret <vscale x 16 x i32> %0
 536 }
 537
 538 declare <vscale x 16 x i32> @llvm.riscv.sf.vc.v.vvw.nxv16i32.iXLen.nxv16i16.nxv16i16.iXLen(iXLen, <vscale x 16 x i32>, <vscale x 16 x i16>, <vscale x 16 x i16>, iXLen)
 539
 540 define <vscale x 1 x i64> @test_sf_vc_v_vvw_e32mf2(<vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, <vscale x 1 x i32> %vs1, iXLen %vl) {
 541 ; CHECK-LABEL: test_sf_vc_v_vvw_e32mf2:
 542 ; CHECK:       # %bb.0: # %entry
 543 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, tu, ma
 544 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v9, v10
 545 ; CHECK-NEXT:    ret
 546 entry:
 547   %0 = tail call <vscale x 1 x i64> @llvm.riscv.sf.vc.v.vvw.nxv1i64.iXLen.nxv1i32.nxv1i32.iXLen(iXLen 3, <vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, <vscale x 1 x i32> %vs1, iXLen %vl)
 548   ret <vscale x 1 x i64> %0
 549 }
 550
 551 declare <vscale x 1 x i64> @llvm.riscv.sf.vc.v.vvw.nxv1i64.iXLen.nxv1i32.nxv1i32.iXLen(iXLen, <vscale x 1 x i64>, <vscale x 1 x i32>, <vscale x 1 x i32>, iXLen)
 552
 553 define <vscale x 2 x i64> @test_sf_vc_v_vvw_e32m1(<vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, <vscale x 2 x i32> %vs1, iXLen %vl) {
 554 ; CHECK-LABEL: test_sf_vc_v_vvw_e32m1:
 555 ; CHECK:       # %bb.0: # %entry
 556 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, tu, ma
 557 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v10, v11
 558 ; CHECK-NEXT:    ret
 559 entry:
 560   %0 = tail call <vscale x 2 x i64> @llvm.riscv.sf.vc.v.vvw.nxv2i64.iXLen.nxv2i32.nxv2i32.iXLen(iXLen 3, <vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, <vscale x 2 x i32> %vs1, iXLen %vl)
 561   ret <vscale x 2 x i64> %0
 562 }
 563
 564 declare <vscale x 2 x i64> @llvm.riscv.sf.vc.v.vvw.nxv2i64.iXLen.nxv2i32.nxv2i32.iXLen(iXLen, <vscale x 2 x i64>, <vscale x 2 x i32>, <vscale x 2 x i32>, iXLen)
 565
 566 define <vscale x 4 x i64> @test_sf_vc_v_vvw_e32m2(<vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, <vscale x 4 x i32> %vs1, iXLen %vl) {
 567 ; CHECK-LABEL: test_sf_vc_v_vvw_e32m2:
 568 ; CHECK:       # %bb.0: # %entry
 569 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, tu, ma
 570 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v12, v14
 571 ; CHECK-NEXT:    ret
 572 entry:
 573   %0 = tail call <vscale x 4 x i64> @llvm.riscv.sf.vc.v.vvw.nxv4i64.iXLen.nxv4i32.nxv4i32.iXLen(iXLen 3, <vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, <vscale x 4 x i32> %vs1, iXLen %vl)
 574   ret <vscale x 4 x i64> %0
 575 }
 576
 577 declare <vscale x 4 x i64> @llvm.riscv.sf.vc.v.vvw.nxv4i64.iXLen.nxv4i32.nxv4i32.iXLen(iXLen, <vscale x 4 x i64>, <vscale x 4 x i32>, <vscale x 4 x i32>, iXLen)
 578
 579 define <vscale x 8 x i64> @test_sf_vc_v_vvw_e32m4(<vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, <vscale x 8 x i32> %vs1, iXLen %vl) {
 580 ; CHECK-LABEL: test_sf_vc_v_vvw_e32m4:
 581 ; CHECK:       # %bb.0: # %entry
 582 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, tu, ma
 583 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v16, v20
 584 ; CHECK-NEXT:    ret
 585 entry:
 586   %0 = tail call <vscale x 8 x i64> @llvm.riscv.sf.vc.v.vvw.nxv8i64.iXLen.nxv8i32.nxv8i32.iXLen(iXLen 3, <vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, <vscale x 8 x i32> %vs1, iXLen %vl)
 587   ret <vscale x 8 x i64> %0
 588 }
 589
 590 declare <vscale x 8 x i64> @llvm.riscv.sf.vc.v.vvw.nxv8i64.iXLen.nxv8i32.nxv8i32.iXLen(iXLen, <vscale x 8 x i64>, <vscale x 8 x i32>, <vscale x 8 x i32>, iXLen)
 591
 592 define void @test_sf_vc_xvw_se_e8mf8(<vscale x 1 x i16> %vd, <vscale x 1 x i8> %vs2, i8 zeroext %rs1, iXLen %vl) {
 593 ; CHECK-LABEL: test_sf_vc_xvw_se_e8mf8:
 594 ; CHECK:       # %bb.0: # %entry
 595 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf8, ta, ma
 596 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v9, a0
 597 ; CHECK-NEXT:    ret
 598 entry:
 599   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv1i16.nxv1i8.i8.iXLen(iXLen 3, <vscale x 1 x i16> %vd, <vscale x 1 x i8> %vs2, i8 %rs1, iXLen %vl)
 600   ret void
 601 }
 602
 603 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv1i16.nxv1i8.i8.iXLen(iXLen, <vscale x 1 x i16>, <vscale x 1 x i8>, i8, iXLen)
 604
 605 define void @test_sf_vc_xvw_se_e8mf4(<vscale x 2 x i16> %vd, <vscale x 2 x i8> %vs2, i8 zeroext %rs1, iXLen %vl) {
 606 ; CHECK-LABEL: test_sf_vc_xvw_se_e8mf4:
 607 ; CHECK:       # %bb.0: # %entry
 608 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf4, ta, ma
 609 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v9, a0
 610 ; CHECK-NEXT:    ret
 611 entry:
 612   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv2i16.nxv2i8.i8.iXLen(iXLen 3, <vscale x 2 x i16> %vd, <vscale x 2 x i8> %vs2, i8 %rs1, iXLen %vl)
 613   ret void
 614 }
 615
 616 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv2i16.nxv2i8.i8.iXLen(iXLen, <vscale x 2 x i16>, <vscale x 2 x i8>, i8, iXLen)
 617
 618 define void @test_sf_vc_xvw_se_e8mf2(<vscale x 4 x i16> %vd, <vscale x 4 x i8> %vs2, i8 zeroext %rs1, iXLen %vl) {
 619 ; CHECK-LABEL: test_sf_vc_xvw_se_e8mf2:
 620 ; CHECK:       # %bb.0: # %entry
 621 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf2, ta, ma
 622 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v9, a0
 623 ; CHECK-NEXT:    ret
 624 entry:
 625   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv4i16.nxv4i8.i8.iXLen(iXLen 3, <vscale x 4 x i16> %vd, <vscale x 4 x i8> %vs2, i8 %rs1, iXLen %vl)
 626   ret void
 627 }
 628
 629 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv4i16.nxv4i8.i8.iXLen(iXLen, <vscale x 4 x i16>, <vscale x 4 x i8>, i8, iXLen)
 630
 631 define void @test_sf_vc_xvw_se_e8m1(<vscale x 8 x i16> %vd, <vscale x 8 x i8> %vs2, i8 zeroext %rs1, iXLen %vl) {
 632 ; CHECK-LABEL: test_sf_vc_xvw_se_e8m1:
 633 ; CHECK:       # %bb.0: # %entry
 634 ; CHECK-NEXT:    vsetvli zero, a1, e8, m1, ta, ma
 635 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v10, a0
 636 ; CHECK-NEXT:    ret
 637 entry:
 638   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv8i16.nxv8i8.i8.iXLen(iXLen 3, <vscale x 8 x i16> %vd, <vscale x 8 x i8> %vs2, i8 %rs1, iXLen %vl)
 639   ret void
 640 }
 641
 642 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv8i16.nxv8i8.i8.iXLen(iXLen, <vscale x 8 x i16>, <vscale x 8 x i8>, i8, iXLen)
 643
 644 define void @test_sf_vc_xvw_se_e8m2(<vscale x 16 x i16> %vd, <vscale x 16 x i8> %vs2, i8 zeroext %rs1, iXLen %vl) {
 645 ; CHECK-LABEL: test_sf_vc_xvw_se_e8m2:
 646 ; CHECK:       # %bb.0: # %entry
 647 ; CHECK-NEXT:    vsetvli zero, a1, e8, m2, ta, ma
 648 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v12, a0
 649 ; CHECK-NEXT:    ret
 650 entry:
 651   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv16i16.nxv16i8.i8.iXLen(iXLen 3, <vscale x 16 x i16> %vd, <vscale x 16 x i8> %vs2, i8 %rs1, iXLen %vl)
 652   ret void
 653 }
 654
 655 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv16i16.nxv16i8.i8.iXLen(iXLen, <vscale x 16 x i16>, <vscale x 16 x i8>, i8, iXLen)
 656
 657 define void @test_sf_vc_xvw_se_e8m4(<vscale x 32 x i16> %vd, <vscale x 32 x i8> %vs2, i8 zeroext %rs1, iXLen %vl) {
 658 ; CHECK-LABEL: test_sf_vc_xvw_se_e8m4:
 659 ; CHECK:       # %bb.0: # %entry
 660 ; CHECK-NEXT:    vsetvli zero, a1, e8, m4, ta, ma
 661 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v16, a0
 662 ; CHECK-NEXT:    ret
 663 entry:
 664   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv32i16.nxv32i8.i8.iXLen(iXLen 3, <vscale x 32 x i16> %vd, <vscale x 32 x i8> %vs2, i8 %rs1, iXLen %vl)
 665   ret void
 666 }
 667
 668 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv32i16.nxv32i8.i8.iXLen(iXLen, <vscale x 32 x i16>, <vscale x 32 x i8>, i8, iXLen)
 669
 670 define void @test_sf_vc_xvw_se_e16mf4(<vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, i16 zeroext %rs1, iXLen %vl) {
 671 ; CHECK-LABEL: test_sf_vc_xvw_se_e16mf4:
 672 ; CHECK:       # %bb.0: # %entry
 673 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf4, ta, ma
 674 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v9, a0
 675 ; CHECK-NEXT:    ret
 676 entry:
 677   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv1i32.nxv1i16.i16.iXLen(iXLen 3, <vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, i16 %rs1, iXLen %vl)
 678   ret void
 679 }
 680
 681 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv1i32.nxv1i16.i16.iXLen(iXLen, <vscale x 1 x i32>, <vscale x 1 x i16>, i16, iXLen)
 682
 683 define void @test_sf_vc_xvw_se_e16mf2(<vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, i16 zeroext %rs1, iXLen %vl) {
 684 ; CHECK-LABEL: test_sf_vc_xvw_se_e16mf2:
 685 ; CHECK:       # %bb.0: # %entry
 686 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf2, ta, ma
 687 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v9, a0
 688 ; CHECK-NEXT:    ret
 689 entry:
 690   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv2i32.nxv2i16.i16.iXLen(iXLen 3, <vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, i16 %rs1, iXLen %vl)
 691   ret void
 692 }
 693
 694 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv2i32.nxv2i16.i16.iXLen(iXLen, <vscale x 2 x i32>, <vscale x 2 x i16>, i16, iXLen)
 695
 696 define void @test_sf_vc_xvw_se_e16m1(<vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, i16 zeroext %rs1, iXLen %vl) {
 697 ; CHECK-LABEL: test_sf_vc_xvw_se_e16m1:
 698 ; CHECK:       # %bb.0: # %entry
 699 ; CHECK-NEXT:    vsetvli zero, a1, e16, m1, ta, ma
 700 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v10, a0
 701 ; CHECK-NEXT:    ret
 702 entry:
 703   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv4i32.nxv4i16.i16.iXLen(iXLen 3, <vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, i16 %rs1, iXLen %vl)
 704   ret void
 705 }
 706
 707 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv4i32.nxv4i16.i16.iXLen(iXLen, <vscale x 4 x i32>, <vscale x 4 x i16>, i16, iXLen)
 708
 709 define void @test_sf_vc_xvw_se_e16m2(<vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, i16 zeroext %rs1, iXLen %vl) {
 710 ; CHECK-LABEL: test_sf_vc_xvw_se_e16m2:
 711 ; CHECK:       # %bb.0: # %entry
 712 ; CHECK-NEXT:    vsetvli zero, a1, e16, m2, ta, ma
 713 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v12, a0
 714 ; CHECK-NEXT:    ret
 715 entry:
 716   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv8i32.nxv8i16.i16.iXLen(iXLen 3, <vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, i16 %rs1, iXLen %vl)
 717   ret void
 718 }
 719
 720 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv8i32.nxv8i16.i16.iXLen(iXLen, <vscale x 8 x i32>, <vscale x 8 x i16>, i16, iXLen)
 721
 722 define void @test_sf_vc_xvw_se_e16m4(<vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, i16 zeroext %rs1, iXLen %vl) {
 723 ; CHECK-LABEL: test_sf_vc_xvw_se_e16m4:
 724 ; CHECK:       # %bb.0: # %entry
 725 ; CHECK-NEXT:    vsetvli zero, a1, e16, m4, ta, ma
 726 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v16, a0
 727 ; CHECK-NEXT:    ret
 728 entry:
 729   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv16i32.nxv16i16.i16.iXLen(iXLen 3, <vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, i16 %rs1, iXLen %vl)
 730   ret void
 731 }
 732
 733 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv16i32.nxv16i16.i16.iXLen(iXLen, <vscale x 16 x i32>, <vscale x 16 x i16>, i16, iXLen)
 734
 735 define void @test_sf_vc_xvw_se_e32mf2(<vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, i32 signext %rs1, iXLen %vl) {
 736 ; CHECK-LABEL: test_sf_vc_xvw_se_e32mf2:
 737 ; CHECK:       # %bb.0: # %entry
 738 ; CHECK-NEXT:    vsetvli zero, a1, e32, mf2, ta, ma
 739 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v9, a0
 740 ; CHECK-NEXT:    ret
 741 entry:
 742   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv1i64.nxv1i32.i32.iXLen(iXLen 3, <vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, i32 %rs1, iXLen %vl)
 743   ret void
 744 }
 745
 746 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv1i64.nxv1i32.i32.iXLen(iXLen, <vscale x 1 x i64>, <vscale x 1 x i32>, i32, iXLen)
 747
 748 define void @test_sf_vc_xvw_se_e32m1(<vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, i32 signext %rs1, iXLen %vl) {
 749 ; CHECK-LABEL: test_sf_vc_xvw_se_e32m1:
 750 ; CHECK:       # %bb.0: # %entry
 751 ; CHECK-NEXT:    vsetvli zero, a1, e32, m1, ta, ma
 752 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v10, a0
 753 ; CHECK-NEXT:    ret
 754 entry:
 755   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv2i64.nxv2i32.i32.iXLen(iXLen 3, <vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, i32 %rs1, iXLen %vl)
 756   ret void
 757 }
 758
 759 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv2i64.nxv2i32.i32.iXLen(iXLen, <vscale x 2 x i64>, <vscale x 2 x i32>, i32, iXLen)
 760
 761 define void @test_sf_vc_xvw_se_e32m2(<vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, i32 signext %rs1, iXLen %vl) {
 762 ; CHECK-LABEL: test_sf_vc_xvw_se_e32m2:
 763 ; CHECK:       # %bb.0: # %entry
 764 ; CHECK-NEXT:    vsetvli zero, a1, e32, m2, ta, ma
 765 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v12, a0
 766 ; CHECK-NEXT:    ret
 767 entry:
 768   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv4i64.nxv4i32.i32.iXLen(iXLen 3, <vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, i32 %rs1, iXLen %vl)
 769   ret void
 770 }
 771
 772 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv4i64.nxv4i32.i32.iXLen(iXLen, <vscale x 4 x i64>, <vscale x 4 x i32>, i32, iXLen)
 773
 774 define void @test_sf_vc_xvw_se_e32m4(<vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, i32 signext %rs1, iXLen %vl) {
 775 ; CHECK-LABEL: test_sf_vc_xvw_se_e32m4:
 776 ; CHECK:       # %bb.0: # %entry
 777 ; CHECK-NEXT:    vsetvli zero, a1, e32, m4, ta, ma
 778 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v16, a0
 779 ; CHECK-NEXT:    ret
 780 entry:
 781   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv8i64.nxv8i32.i32.iXLen(iXLen 3, <vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, i32 %rs1, iXLen %vl)
 782   ret void
 783 }
 784
 785 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv8i64.nxv8i32.i32.iXLen(iXLen, <vscale x 8 x i64>, <vscale x 8 x i32>, i32, iXLen)
 786
 787 define <vscale x 1 x i16> @test_sf_vc_v_xvw_se_e8mf8(<vscale x 1 x i16> %vd, <vscale x 1 x i8> %vs2, i8 zeroext %rs1, iXLen %vl) {
 788 ; CHECK-LABEL: test_sf_vc_v_xvw_se_e8mf8:
 789 ; CHECK:       # %bb.0: # %entry
 790 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf8, tu, ma
 791 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v9, a0
 792 ; CHECK-NEXT:    ret
 793 entry:
 794   %0 = tail call <vscale x 1 x i16> @llvm.riscv.sf.vc.v.xvw.se.nxv1i16.iXLen.nxv1i8.i8.iXLen(iXLen 3, <vscale x 1 x i16> %vd, <vscale x 1 x i8> %vs2, i8 %rs1, iXLen %vl)
 795   ret <vscale x 1 x i16> %0
 796 }
 797
 798 declare <vscale x 1 x i16> @llvm.riscv.sf.vc.v.xvw.se.nxv1i16.iXLen.nxv1i8.i8.iXLen(iXLen, <vscale x 1 x i16>, <vscale x 1 x i8>, i8, iXLen)
 799
 800 define <vscale x 2 x i16> @test_sf_vc_v_xvw_se_e8mf4(<vscale x 2 x i16> %vd, <vscale x 2 x i8> %vs2, i8 zeroext %rs1, iXLen %vl) {
 801 ; CHECK-LABEL: test_sf_vc_v_xvw_se_e8mf4:
 802 ; CHECK:       # %bb.0: # %entry
 803 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf4, tu, ma
 804 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v9, a0
 805 ; CHECK-NEXT:    ret
 806 entry:
 807   %0 = tail call <vscale x 2 x i16> @llvm.riscv.sf.vc.v.xvw.se.nxv2i16.iXLen.nxv2i8.i8.iXLen(iXLen 3, <vscale x 2 x i16> %vd, <vscale x 2 x i8> %vs2, i8 %rs1, iXLen %vl)
 808   ret <vscale x 2 x i16> %0
 809 }
 810
 811 declare <vscale x 2 x i16> @llvm.riscv.sf.vc.v.xvw.se.nxv2i16.iXLen.nxv2i8.i8.iXLen(iXLen, <vscale x 2 x i16>, <vscale x 2 x i8>, i8, iXLen)
 812
 813 define <vscale x 4 x i16> @test_sf_vc_v_xvw_se_e8mf2(<vscale x 4 x i16> %vd, <vscale x 4 x i8> %vs2, i8 zeroext %rs1, iXLen %vl) {
 814 ; CHECK-LABEL: test_sf_vc_v_xvw_se_e8mf2:
 815 ; CHECK:       # %bb.0: # %entry
 816 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf2, tu, ma
 817 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v9, a0
 818 ; CHECK-NEXT:    ret
 819 entry:
 820   %0 = tail call <vscale x 4 x i16> @llvm.riscv.sf.vc.v.xvw.se.nxv4i16.iXLen.nxv4i8.i8.iXLen(iXLen 3, <vscale x 4 x i16> %vd, <vscale x 4 x i8> %vs2, i8 %rs1, iXLen %vl)
 821   ret <vscale x 4 x i16> %0
 822 }
 823
 824 declare <vscale x 4 x i16> @llvm.riscv.sf.vc.v.xvw.se.nxv4i16.iXLen.nxv4i8.i8.iXLen(iXLen, <vscale x 4 x i16>, <vscale x 4 x i8>, i8, iXLen)
 825
 826 define <vscale x 8 x i16> @test_sf_vc_v_xvw_se_e8m1(<vscale x 8 x i16> %vd, <vscale x 8 x i8> %vs2, i8 zeroext %rs1, iXLen %vl) {
 827 ; CHECK-LABEL: test_sf_vc_v_xvw_se_e8m1:
 828 ; CHECK:       # %bb.0: # %entry
 829 ; CHECK-NEXT:    vsetvli zero, a1, e8, m1, tu, ma
 830 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v10, a0
 831 ; CHECK-NEXT:    ret
 832 entry:
 833   %0 = tail call <vscale x 8 x i16> @llvm.riscv.sf.vc.v.xvw.se.nxv8i16.iXLen.nxv8i8.i8.iXLen(iXLen 3, <vscale x 8 x i16> %vd, <vscale x 8 x i8> %vs2, i8 %rs1, iXLen %vl)
 834   ret <vscale x 8 x i16> %0
 835 }
 836
 837 declare <vscale x 8 x i16> @llvm.riscv.sf.vc.v.xvw.se.nxv8i16.iXLen.nxv8i8.i8.iXLen(iXLen, <vscale x 8 x i16>, <vscale x 8 x i8>, i8, iXLen)
 838
 839 define <vscale x 16 x i16> @test_sf_vc_v_xvw_se_e8m2(<vscale x 16 x i16> %vd, <vscale x 16 x i8> %vs2, i8 zeroext %rs1, iXLen %vl) {
 840 ; CHECK-LABEL: test_sf_vc_v_xvw_se_e8m2:
 841 ; CHECK:       # %bb.0: # %entry
 842 ; CHECK-NEXT:    vsetvli zero, a1, e8, m2, tu, ma
 843 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v12, a0
 844 ; CHECK-NEXT:    ret
 845 entry:
 846   %0 = tail call <vscale x 16 x i16> @llvm.riscv.sf.vc.v.xvw.se.nxv16i16.iXLen.nxv16i8.i8.iXLen(iXLen 3, <vscale x 16 x i16> %vd, <vscale x 16 x i8> %vs2, i8 %rs1, iXLen %vl)
 847   ret <vscale x 16 x i16> %0
 848 }
 849
 850 declare <vscale x 16 x i16> @llvm.riscv.sf.vc.v.xvw.se.nxv16i16.iXLen.nxv16i8.i8.iXLen(iXLen, <vscale x 16 x i16>, <vscale x 16 x i8>, i8, iXLen)
 851
 852 define <vscale x 32 x i16> @test_sf_vc_v_xvw_se_e8m4(<vscale x 32 x i16> %vd, <vscale x 32 x i8> %vs2, i8 zeroext %rs1, iXLen %vl) {
 853 ; CHECK-LABEL: test_sf_vc_v_xvw_se_e8m4:
 854 ; CHECK:       # %bb.0: # %entry
 855 ; CHECK-NEXT:    vsetvli zero, a1, e8, m4, tu, ma
 856 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v16, a0
 857 ; CHECK-NEXT:    ret
 858 entry:
 859   %0 = tail call <vscale x 32 x i16> @llvm.riscv.sf.vc.v.xvw.se.nxv32i16.iXLen.nxv32i8.i8.iXLen(iXLen 3, <vscale x 32 x i16> %vd, <vscale x 32 x i8> %vs2, i8 %rs1, iXLen %vl)
 860   ret <vscale x 32 x i16> %0
 861 }
 862
 863 declare <vscale x 32 x i16> @llvm.riscv.sf.vc.v.xvw.se.nxv32i16.iXLen.nxv32i8.i8.iXLen(iXLen, <vscale x 32 x i16>, <vscale x 32 x i8>, i8, iXLen)
 864
 865 define <vscale x 1 x i32> @test_sf_vc_v_xvw_se_e16mf4(<vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, i16 zeroext %rs1, iXLen %vl) {
 866 ; CHECK-LABEL: test_sf_vc_v_xvw_se_e16mf4:
 867 ; CHECK:       # %bb.0: # %entry
 868 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf4, tu, ma
 869 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v9, a0
 870 ; CHECK-NEXT:    ret
 871 entry:
 872   %0 = tail call <vscale x 1 x i32> @llvm.riscv.sf.vc.v.xvw.se.nxv1i32.iXLen.nxv1i16.i16.iXLen(iXLen 3, <vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, i16 %rs1, iXLen %vl)
 873   ret <vscale x 1 x i32> %0
 874 }
 875
 876 declare <vscale x 1 x i32> @llvm.riscv.sf.vc.v.xvw.se.nxv1i32.iXLen.nxv1i16.i16.iXLen(iXLen, <vscale x 1 x i32>, <vscale x 1 x i16>, i16, iXLen)
 877
 878 define <vscale x 2 x i32> @test_sf_vc_v_xvw_se_e16mf2(<vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, i16 zeroext %rs1, iXLen %vl) {
 879 ; CHECK-LABEL: test_sf_vc_v_xvw_se_e16mf2:
 880 ; CHECK:       # %bb.0: # %entry
 881 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf2, tu, ma
 882 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v9, a0
 883 ; CHECK-NEXT:    ret
 884 entry:
 885   %0 = tail call <vscale x 2 x i32> @llvm.riscv.sf.vc.v.xvw.se.nxv2i32.iXLen.nxv2i16.i16.iXLen(iXLen 3, <vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, i16 %rs1, iXLen %vl)
 886   ret <vscale x 2 x i32> %0
 887 }
 888
 889 declare <vscale x 2 x i32> @llvm.riscv.sf.vc.v.xvw.se.nxv2i32.iXLen.nxv2i16.i16.iXLen(iXLen, <vscale x 2 x i32>, <vscale x 2 x i16>, i16, iXLen)
 890
 891 define <vscale x 4 x i32> @test_sf_vc_v_xvw_se_e16m1(<vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, i16 zeroext %rs1, iXLen %vl) {
 892 ; CHECK-LABEL: test_sf_vc_v_xvw_se_e16m1:
 893 ; CHECK:       # %bb.0: # %entry
 894 ; CHECK-NEXT:    vsetvli zero, a1, e16, m1, tu, ma
 895 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v10, a0
 896 ; CHECK-NEXT:    ret
 897 entry:
 898   %0 = tail call <vscale x 4 x i32> @llvm.riscv.sf.vc.v.xvw.se.nxv4i32.iXLen.nxv4i16.i16.iXLen(iXLen 3, <vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, i16 %rs1, iXLen %vl)
 899   ret <vscale x 4 x i32> %0
 900 }
 901
 902 declare <vscale x 4 x i32> @llvm.riscv.sf.vc.v.xvw.se.nxv4i32.iXLen.nxv4i16.i16.iXLen(iXLen, <vscale x 4 x i32>, <vscale x 4 x i16>, i16, iXLen)
 903
 904 define <vscale x 8 x i32> @test_sf_vc_v_xvw_se_e16m2(<vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, i16 zeroext %rs1, iXLen %vl) {
 905 ; CHECK-LABEL: test_sf_vc_v_xvw_se_e16m2:
 906 ; CHECK:       # %bb.0: # %entry
 907 ; CHECK-NEXT:    vsetvli zero, a1, e16, m2, tu, ma
 908 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v12, a0
 909 ; CHECK-NEXT:    ret
 910 entry:
 911   %0 = tail call <vscale x 8 x i32> @llvm.riscv.sf.vc.v.xvw.se.nxv8i32.iXLen.nxv8i16.i16.iXLen(iXLen 3, <vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, i16 %rs1, iXLen %vl)
 912   ret <vscale x 8 x i32> %0
 913 }
 914
 915 declare <vscale x 8 x i32> @llvm.riscv.sf.vc.v.xvw.se.nxv8i32.iXLen.nxv8i16.i16.iXLen(iXLen, <vscale x 8 x i32>, <vscale x 8 x i16>, i16, iXLen)
 916
 917 define <vscale x 16 x i32> @test_sf_vc_v_xvw_se_e16m4(<vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, i16 zeroext %rs1, iXLen %vl) {
 918 ; CHECK-LABEL: test_sf_vc_v_xvw_se_e16m4:
 919 ; CHECK:       # %bb.0: # %entry
 920 ; CHECK-NEXT:    vsetvli zero, a1, e16, m4, tu, ma
 921 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v16, a0
 922 ; CHECK-NEXT:    ret
 923 entry:
 924   %0 = tail call <vscale x 16 x i32> @llvm.riscv.sf.vc.v.xvw.se.nxv16i32.iXLen.nxv16i16.i16.iXLen(iXLen 3, <vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, i16 %rs1, iXLen %vl)
 925   ret <vscale x 16 x i32> %0
 926 }
 927
 928 declare <vscale x 16 x i32> @llvm.riscv.sf.vc.v.xvw.se.nxv16i32.iXLen.nxv16i16.i16.iXLen(iXLen, <vscale x 16 x i32>, <vscale x 16 x i16>, i16, iXLen)
 929
 930 define <vscale x 1 x i64> @test_sf_vc_v_xvw_se_e32mf2(<vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, i32 signext %rs1, iXLen %vl) {
 931 ; CHECK-LABEL: test_sf_vc_v_xvw_se_e32mf2:
 932 ; CHECK:       # %bb.0: # %entry
 933 ; CHECK-NEXT:    vsetvli zero, a1, e32, mf2, tu, ma
 934 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v9, a0
 935 ; CHECK-NEXT:    ret
 936 entry:
 937   %0 = tail call <vscale x 1 x i64> @llvm.riscv.sf.vc.v.xvw.se.nxv1i64.i32.nxv1i32.iXLen.iXLen(iXLen 3, <vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, i32 %rs1, iXLen %vl)
 938   ret <vscale x 1 x i64> %0
 939 }
 940
 941 declare <vscale x 1 x i64> @llvm.riscv.sf.vc.v.xvw.se.nxv1i64.i32.nxv1i32.iXLen.iXLen(iXLen, <vscale x 1 x i64>, <vscale x 1 x i32>, i32, iXLen)
 942
 943 define <vscale x 2 x i64> @test_sf_vc_v_xvw_se_e32m1(<vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, i32 signext %rs1, iXLen %vl) {
 944 ; CHECK-LABEL: test_sf_vc_v_xvw_se_e32m1:
 945 ; CHECK:       # %bb.0: # %entry
 946 ; CHECK-NEXT:    vsetvli zero, a1, e32, m1, tu, ma
 947 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v10, a0
 948 ; CHECK-NEXT:    ret
 949 entry:
 950   %0 = tail call <vscale x 2 x i64> @llvm.riscv.sf.vc.v.xvw.se.nxv2i64.i32.nxv2i32.iXLen.iXLen(iXLen 3, <vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, i32 %rs1, iXLen %vl)
 951   ret <vscale x 2 x i64> %0
 952 }
 953
 954 declare <vscale x 2 x i64> @llvm.riscv.sf.vc.v.xvw.se.nxv2i64.i32.nxv2i32.iXLen.iXLen(iXLen, <vscale x 2 x i64>, <vscale x 2 x i32>, i32, iXLen)
 955
 956 define <vscale x 4 x i64> @test_sf_vc_v_xvw_se_e32m2(<vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, i32 signext %rs1, iXLen %vl) {
 957 ; CHECK-LABEL: test_sf_vc_v_xvw_se_e32m2:
 958 ; CHECK:       # %bb.0: # %entry
 959 ; CHECK-NEXT:    vsetvli zero, a1, e32, m2, tu, ma
 960 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v12, a0
 961 ; CHECK-NEXT:    ret
 962 entry:
 963   %0 = tail call <vscale x 4 x i64> @llvm.riscv.sf.vc.v.xvw.se.nxv4i64.i32.nxv4i32.iXLen.iXLen(iXLen 3, <vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, i32 %rs1, iXLen %vl)
 964   ret <vscale x 4 x i64> %0
 965 }
 966
 967 declare <vscale x 4 x i64> @llvm.riscv.sf.vc.v.xvw.se.nxv4i64.i32.nxv4i32.iXLen.iXLen(iXLen, <vscale x 4 x i64>, <vscale x 4 x i32>, i32, iXLen)
 968
 969 define <vscale x 8 x i64> @test_sf_vc_v_xvw_se_e32m4(<vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, i32 signext %rs1, iXLen %vl) {
 970 ; CHECK-LABEL: test_sf_vc_v_xvw_se_e32m4:
 971 ; CHECK:       # %bb.0: # %entry
 972 ; CHECK-NEXT:    vsetvli zero, a1, e32, m4, tu, ma
 973 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v16, a0
 974 ; CHECK-NEXT:    ret
 975 entry:
 976   %0 = tail call <vscale x 8 x i64> @llvm.riscv.sf.vc.v.xvw.se.nxv8i64.i32.nxv8i32.iXLen.iXLen(iXLen 3, <vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, i32 %rs1, iXLen %vl)
 977   ret <vscale x 8 x i64> %0
 978 }
 979
 980 declare <vscale x 8 x i64> @llvm.riscv.sf.vc.v.xvw.se.nxv8i64.i32.nxv8i32.iXLen.iXLen(iXLen, <vscale x 8 x i64>, <vscale x 8 x i32>, i32, iXLen)
 981
 982 define <vscale x 1 x i16> @test_sf_vc_v_xvw_e8mf8(<vscale x 1 x i16> %vd, <vscale x 1 x i8> %vs2, i8 zeroext %rs1, iXLen %vl) {
 983 ; CHECK-LABEL: test_sf_vc_v_xvw_e8mf8:
 984 ; CHECK:       # %bb.0: # %entry
 985 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf8, tu, ma
 986 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v9, a0
 987 ; CHECK-NEXT:    ret
 988 entry:
 989   %0 = tail call <vscale x 1 x i16> @llvm.riscv.sf.vc.v.xvw.nxv1i16.iXLen.nxv1i8.i8.iXLen(iXLen 3, <vscale x 1 x i16> %vd, <vscale x 1 x i8> %vs2, i8 %rs1, iXLen %vl)
 990   ret <vscale x 1 x i16> %0
 991 }
 992
 993 declare <vscale x 1 x i16> @llvm.riscv.sf.vc.v.xvw.nxv1i16.iXLen.nxv1i8.i8.iXLen(iXLen, <vscale x 1 x i16>, <vscale x 1 x i8>, i8, iXLen)
 994
 995 define <vscale x 2 x i16> @test_sf_vc_v_xvw_e8mf4(<vscale x 2 x i16> %vd, <vscale x 2 x i8> %vs2, i8 zeroext %rs1, iXLen %vl) {
 996 ; CHECK-LABEL: test_sf_vc_v_xvw_e8mf4:
 997 ; CHECK:       # %bb.0: # %entry
 998 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf4, tu, ma
 999 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v9, a0
1000 ; CHECK-NEXT:    ret
1001 entry:
1002   %0 = tail call <vscale x 2 x i16> @llvm.riscv.sf.vc.v.xvw.nxv2i16.iXLen.nxv2i8.i8.iXLen(iXLen 3, <vscale x 2 x i16> %vd, <vscale x 2 x i8> %vs2, i8 %rs1, iXLen %vl)
1003   ret <vscale x 2 x i16> %0
1004 }
1005
1006 declare <vscale x 2 x i16> @llvm.riscv.sf.vc.v.xvw.nxv2i16.iXLen.nxv2i8.i8.iXLen(iXLen, <vscale x 2 x i16>, <vscale x 2 x i8>, i8, iXLen)
1007
1008 define <vscale x 4 x i16> @test_sf_vc_v_xvw_e8mf2(<vscale x 4 x i16> %vd, <vscale x 4 x i8> %vs2, i8 zeroext %rs1, iXLen %vl) {
1009 ; CHECK-LABEL: test_sf_vc_v_xvw_e8mf2:
1010 ; CHECK:       # %bb.0: # %entry
1011 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf2, tu, ma
1012 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v9, a0
1013 ; CHECK-NEXT:    ret
1014 entry:
1015   %0 = tail call <vscale x 4 x i16> @llvm.riscv.sf.vc.v.xvw.nxv4i16.iXLen.nxv4i8.i8.iXLen(iXLen 3, <vscale x 4 x i16> %vd, <vscale x 4 x i8> %vs2, i8 %rs1, iXLen %vl)
1016   ret <vscale x 4 x i16> %0
1017 }
1018
1019 declare <vscale x 4 x i16> @llvm.riscv.sf.vc.v.xvw.nxv4i16.iXLen.nxv4i8.i8.iXLen(iXLen, <vscale x 4 x i16>, <vscale x 4 x i8>, i8, iXLen)
1020
1021 define <vscale x 8 x i16> @test_sf_vc_v_xvw_e8m1(<vscale x 8 x i16> %vd, <vscale x 8 x i8> %vs2, i8 zeroext %rs1, iXLen %vl) {
1022 ; CHECK-LABEL: test_sf_vc_v_xvw_e8m1:
1023 ; CHECK:       # %bb.0: # %entry
1024 ; CHECK-NEXT:    vsetvli zero, a1, e8, m1, tu, ma
1025 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v10, a0
1026 ; CHECK-NEXT:    ret
1027 entry:
1028   %0 = tail call <vscale x 8 x i16> @llvm.riscv.sf.vc.v.xvw.nxv8i16.iXLen.nxv8i8.i8.iXLen(iXLen 3, <vscale x 8 x i16> %vd, <vscale x 8 x i8> %vs2, i8 %rs1, iXLen %vl)
1029   ret <vscale x 8 x i16> %0
1030 }
1031
1032 declare <vscale x 8 x i16> @llvm.riscv.sf.vc.v.xvw.nxv8i16.iXLen.nxv8i8.i8.iXLen(iXLen, <vscale x 8 x i16>, <vscale x 8 x i8>, i8, iXLen)
1033
1034 define <vscale x 16 x i16> @test_sf_vc_v_xvw_e8m2(<vscale x 16 x i16> %vd, <vscale x 16 x i8> %vs2, i8 zeroext %rs1, iXLen %vl) {
1035 ; CHECK-LABEL: test_sf_vc_v_xvw_e8m2:
1036 ; CHECK:       # %bb.0: # %entry
1037 ; CHECK-NEXT:    vsetvli zero, a1, e8, m2, tu, ma
1038 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v12, a0
1039 ; CHECK-NEXT:    ret
1040 entry:
1041   %0 = tail call <vscale x 16 x i16> @llvm.riscv.sf.vc.v.xvw.nxv16i16.iXLen.nxv16i8.i8.iXLen(iXLen 3, <vscale x 16 x i16> %vd, <vscale x 16 x i8> %vs2, i8 %rs1, iXLen %vl)
1042   ret <vscale x 16 x i16> %0
1043 }
1044
1045 declare <vscale x 16 x i16> @llvm.riscv.sf.vc.v.xvw.nxv16i16.iXLen.nxv16i8.i8.iXLen(iXLen, <vscale x 16 x i16>, <vscale x 16 x i8>, i8, iXLen)
1046
1047 define <vscale x 32 x i16> @test_sf_vc_v_xvw_e8m4(<vscale x 32 x i16> %vd, <vscale x 32 x i8> %vs2, i8 zeroext %rs1, iXLen %vl) {
1048 ; CHECK-LABEL: test_sf_vc_v_xvw_e8m4:
1049 ; CHECK:       # %bb.0: # %entry
1050 ; CHECK-NEXT:    vsetvli zero, a1, e8, m4, tu, ma
1051 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v16, a0
1052 ; CHECK-NEXT:    ret
1053 entry:
1054   %0 = tail call <vscale x 32 x i16> @llvm.riscv.sf.vc.v.xvw.nxv32i16.iXLen.nxv32i8.i8.iXLen(iXLen 3, <vscale x 32 x i16> %vd, <vscale x 32 x i8> %vs2, i8 %rs1, iXLen %vl)
1055   ret <vscale x 32 x i16> %0
1056 }
1057
1058 declare <vscale x 32 x i16> @llvm.riscv.sf.vc.v.xvw.nxv32i16.iXLen.nxv32i8.i8.iXLen(iXLen, <vscale x 32 x i16>, <vscale x 32 x i8>, i8, iXLen)
1059
1060 define <vscale x 1 x i32> @test_sf_vc_v_xvw_e16mf4(<vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, i16 zeroext %rs1, iXLen %vl) {
1061 ; CHECK-LABEL: test_sf_vc_v_xvw_e16mf4:
1062 ; CHECK:       # %bb.0: # %entry
1063 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf4, tu, ma
1064 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v9, a0
1065 ; CHECK-NEXT:    ret
1066 entry:
1067   %0 = tail call <vscale x 1 x i32> @llvm.riscv.sf.vc.v.xvw.nxv1i32.iXLen.nxv1i16.i16.iXLen(iXLen 3, <vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, i16 %rs1, iXLen %vl)
1068   ret <vscale x 1 x i32> %0
1069 }
1070
1071 declare <vscale x 1 x i32> @llvm.riscv.sf.vc.v.xvw.nxv1i32.iXLen.nxv1i16.i16.iXLen(iXLen, <vscale x 1 x i32>, <vscale x 1 x i16>, i16, iXLen)
1072
1073 define <vscale x 2 x i32> @test_sf_vc_v_xvw_e16mf2(<vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, i16 zeroext %rs1, iXLen %vl) {
1074 ; CHECK-LABEL: test_sf_vc_v_xvw_e16mf2:
1075 ; CHECK:       # %bb.0: # %entry
1076 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf2, tu, ma
1077 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v9, a0
1078 ; CHECK-NEXT:    ret
1079 entry:
1080   %0 = tail call <vscale x 2 x i32> @llvm.riscv.sf.vc.v.xvw.nxv2i32.iXLen.nxv2i16.i16.iXLen(iXLen 3, <vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, i16 %rs1, iXLen %vl)
1081   ret <vscale x 2 x i32> %0
1082 }
1083
1084 declare <vscale x 2 x i32> @llvm.riscv.sf.vc.v.xvw.nxv2i32.iXLen.nxv2i16.i16.iXLen(iXLen, <vscale x 2 x i32>, <vscale x 2 x i16>, i16, iXLen)
1085
1086 define <vscale x 4 x i32> @test_sf_vc_v_xvw_e16m1(<vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, i16 zeroext %rs1, iXLen %vl) {
1087 ; CHECK-LABEL: test_sf_vc_v_xvw_e16m1:
1088 ; CHECK:       # %bb.0: # %entry
1089 ; CHECK-NEXT:    vsetvli zero, a1, e16, m1, tu, ma
1090 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v10, a0
1091 ; CHECK-NEXT:    ret
1092 entry:
1093   %0 = tail call <vscale x 4 x i32> @llvm.riscv.sf.vc.v.xvw.nxv4i32.iXLen.nxv4i16.i16.iXLen(iXLen 3, <vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, i16 %rs1, iXLen %vl)
1094   ret <vscale x 4 x i32> %0
1095 }
1096
1097 declare <vscale x 4 x i32> @llvm.riscv.sf.vc.v.xvw.nxv4i32.iXLen.nxv4i16.i16.iXLen(iXLen, <vscale x 4 x i32>, <vscale x 4 x i16>, i16, iXLen)
1098
1099 define <vscale x 8 x i32> @test_sf_vc_v_xvw_e16m2(<vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, i16 zeroext %rs1, iXLen %vl) {
1100 ; CHECK-LABEL: test_sf_vc_v_xvw_e16m2:
1101 ; CHECK:       # %bb.0: # %entry
1102 ; CHECK-NEXT:    vsetvli zero, a1, e16, m2, tu, ma
1103 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v12, a0
1104 ; CHECK-NEXT:    ret
1105 entry:
1106   %0 = tail call <vscale x 8 x i32> @llvm.riscv.sf.vc.v.xvw.nxv8i32.iXLen.nxv8i16.i16.iXLen(iXLen 3, <vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, i16 %rs1, iXLen %vl)
1107   ret <vscale x 8 x i32> %0
1108 }
1109
1110 declare <vscale x 8 x i32> @llvm.riscv.sf.vc.v.xvw.nxv8i32.iXLen.nxv8i16.i16.iXLen(iXLen, <vscale x 8 x i32>, <vscale x 8 x i16>, i16, iXLen)
1111
1112 define <vscale x 16 x i32> @test_sf_vc_v_xvw_e16m4(<vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, i16 zeroext %rs1, iXLen %vl) {
1113 ; CHECK-LABEL: test_sf_vc_v_xvw_e16m4:
1114 ; CHECK:       # %bb.0: # %entry
1115 ; CHECK-NEXT:    vsetvli zero, a1, e16, m4, tu, ma
1116 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v16, a0
1117 ; CHECK-NEXT:    ret
1118 entry:
1119   %0 = tail call <vscale x 16 x i32> @llvm.riscv.sf.vc.v.xvw.nxv16i32.iXLen.nxv16i16.i16.iXLen(iXLen 3, <vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, i16 %rs1, iXLen %vl)
1120   ret <vscale x 16 x i32> %0
1121 }
1122
1123 declare <vscale x 16 x i32> @llvm.riscv.sf.vc.v.xvw.nxv16i32.iXLen.nxv16i16.i16.iXLen(iXLen, <vscale x 16 x i32>, <vscale x 16 x i16>, i16, iXLen)
1124
1125 define <vscale x 1 x i64> @test_sf_vc_v_xvw_e32mf2(<vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, i32 signext %rs1, iXLen %vl) {
1126 ; CHECK-LABEL: test_sf_vc_v_xvw_e32mf2:
1127 ; CHECK:       # %bb.0: # %entry
1128 ; CHECK-NEXT:    vsetvli zero, a1, e32, mf2, tu, ma
1129 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v9, a0
1130 ; CHECK-NEXT:    ret
1131 entry:
1132   %0 = tail call <vscale x 1 x i64> @llvm.riscv.sf.vc.v.xvw.nxv1i64.iXLen.nxv1i32.i32.iXLen(iXLen 3, <vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, i32 %rs1, iXLen %vl)
1133   ret <vscale x 1 x i64> %0
1134 }
1135
1136 declare <vscale x 1 x i64> @llvm.riscv.sf.vc.v.xvw.nxv1i64.iXLen.nxv1i32.i32.iXLen(iXLen, <vscale x 1 x i64>, <vscale x 1 x i32>, i32, iXLen)
1137
1138 define <vscale x 2 x i64> @test_sf_vc_v_xvw_e32m1(<vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, i32 signext %rs1, iXLen %vl) {
1139 ; CHECK-LABEL: test_sf_vc_v_xvw_e32m1:
1140 ; CHECK:       # %bb.0: # %entry
1141 ; CHECK-NEXT:    vsetvli zero, a1, e32, m1, tu, ma
1142 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v10, a0
1143 ; CHECK-NEXT:    ret
1144 entry:
1145   %0 = tail call <vscale x 2 x i64> @llvm.riscv.sf.vc.v.xvw.nxv2i64.iXLen.nxv2i32.i32.iXLen(iXLen 3, <vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, i32 %rs1, iXLen %vl)
1146   ret <vscale x 2 x i64> %0
1147 }
1148
1149 declare <vscale x 2 x i64> @llvm.riscv.sf.vc.v.xvw.nxv2i64.iXLen.nxv2i32.i32.iXLen(iXLen, <vscale x 2 x i64>, <vscale x 2 x i32>, i32, iXLen)
1150
1151 define <vscale x 4 x i64> @test_sf_vc_v_xvw_e32m2(<vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, i32 signext %rs1, iXLen %vl) {
1152 ; CHECK-LABEL: test_sf_vc_v_xvw_e32m2:
1153 ; CHECK:       # %bb.0: # %entry
1154 ; CHECK-NEXT:    vsetvli zero, a1, e32, m2, tu, ma
1155 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v12, a0
1156 ; CHECK-NEXT:    ret
1157 entry:
1158   %0 = tail call <vscale x 4 x i64> @llvm.riscv.sf.vc.v.xvw.nxv4i64.iXLen.nxv4i32.i32.iXLen(iXLen 3, <vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, i32 %rs1, iXLen %vl)
1159   ret <vscale x 4 x i64> %0
1160 }
1161
1162 declare <vscale x 4 x i64> @llvm.riscv.sf.vc.v.xvw.nxv4i64.iXLen.nxv4i32.i32.iXLen(iXLen, <vscale x 4 x i64>, <vscale x 4 x i32>, i32, iXLen)
1163
1164 define <vscale x 8 x i64> @test_sf_vc_v_xvw_e32m4(<vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, i32 signext %rs1, iXLen %vl) {
1165 ; CHECK-LABEL: test_sf_vc_v_xvw_e32m4:
1166 ; CHECK:       # %bb.0: # %entry
1167 ; CHECK-NEXT:    vsetvli zero, a1, e32, m4, tu, ma
1168 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v16, a0
1169 ; CHECK-NEXT:    ret
1170 entry:
1171   %0 = tail call <vscale x 8 x i64> @llvm.riscv.sf.vc.v.xvw.nxv8i64.iXLen.nxv8i32.i32.iXLen(iXLen 3, <vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, i32 %rs1, iXLen %vl)
1172   ret <vscale x 8 x i64> %0
1173 }
1174
1175 declare <vscale x 8 x i64> @llvm.riscv.sf.vc.v.xvw.nxv8i64.iXLen.nxv8i32.i32.iXLen(iXLen, <vscale x 8 x i64>, <vscale x 8 x i32>, i32, iXLen)
1176
1177 define void @test_sf_vc_ivw_se_e8mf8(<vscale x 1 x i16> %vd, <vscale x 1 x i8> %vs2, iXLen %vl) {
1178 ; CHECK-LABEL: test_sf_vc_ivw_se_e8mf8:
1179 ; CHECK:       # %bb.0: # %entry
1180 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf8, ta, ma
1181 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v9, 10
1182 ; CHECK-NEXT:    ret
1183 entry:
1184   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv1i16.nxv1i8.iXLen.iXLen(iXLen 3, <vscale x 1 x i16> %vd, <vscale x 1 x i8> %vs2, iXLen 10, iXLen %vl)
1185   ret void
1186 }
1187
1188 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv1i16.nxv1i8.iXLen.iXLen(iXLen, <vscale x 1 x i16>, <vscale x 1 x i8>, iXLen, iXLen)
1189
1190 define void @test_sf_vc_ivw_se_e8mf4(<vscale x 2 x i16> %vd, <vscale x 2 x i8> %vs2, iXLen %vl) {
1191 ; CHECK-LABEL: test_sf_vc_ivw_se_e8mf4:
1192 ; CHECK:       # %bb.0: # %entry
1193 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
1194 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v9, 10
1195 ; CHECK-NEXT:    ret
1196 entry:
1197   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv2i16.nxv2i8.iXLen.iXLen(iXLen 3, <vscale x 2 x i16> %vd, <vscale x 2 x i8> %vs2, iXLen 10, iXLen %vl)
1198   ret void
1199 }
1200
1201 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv2i16.nxv2i8.iXLen.iXLen(iXLen, <vscale x 2 x i16>, <vscale x 2 x i8>, iXLen, iXLen)
1202
1203 define void @test_sf_vc_ivw_se_e8mf2(<vscale x 4 x i16> %vd, <vscale x 4 x i8> %vs2, iXLen %vl) {
1204 ; CHECK-LABEL: test_sf_vc_ivw_se_e8mf2:
1205 ; CHECK:       # %bb.0: # %entry
1206 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
1207 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v9, 10
1208 ; CHECK-NEXT:    ret
1209 entry:
1210   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv4i16.nxv4i8.iXLen.iXLen(iXLen 3, <vscale x 4 x i16> %vd, <vscale x 4 x i8> %vs2, iXLen 10, iXLen %vl)
1211   ret void
1212 }
1213
1214 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv4i16.nxv4i8.iXLen.iXLen(iXLen, <vscale x 4 x i16>, <vscale x 4 x i8>, iXLen, iXLen)
1215
1216 define void @test_sf_vc_ivw_se_e8m1(<vscale x 8 x i16> %vd, <vscale x 8 x i8> %vs2, iXLen %vl) {
1217 ; CHECK-LABEL: test_sf_vc_ivw_se_e8m1:
1218 ; CHECK:       # %bb.0: # %entry
1219 ; CHECK-NEXT:    vsetvli zero, a0, e8, m1, ta, ma
1220 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v10, 10
1221 ; CHECK-NEXT:    ret
1222 entry:
1223   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv8i16.nxv8i8.iXLen.iXLen(iXLen 3, <vscale x 8 x i16> %vd, <vscale x 8 x i8> %vs2, iXLen 10, iXLen %vl)
1224   ret void
1225 }
1226
1227 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv8i16.nxv8i8.iXLen.iXLen(iXLen, <vscale x 8 x i16>, <vscale x 8 x i8>, iXLen, iXLen)
1228
1229 define void @test_sf_vc_ivw_se_e8m2(<vscale x 16 x i16> %vd, <vscale x 16 x i8> %vs2, iXLen %vl) {
1230 ; CHECK-LABEL: test_sf_vc_ivw_se_e8m2:
1231 ; CHECK:       # %bb.0: # %entry
1232 ; CHECK-NEXT:    vsetvli zero, a0, e8, m2, ta, ma
1233 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v12, 10
1234 ; CHECK-NEXT:    ret
1235 entry:
1236   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv16i16.nxv16i8.iXLen.iXLen(iXLen 3, <vscale x 16 x i16> %vd, <vscale x 16 x i8> %vs2, iXLen 10, iXLen %vl)
1237   ret void
1238 }
1239
1240 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv16i16.nxv16i8.iXLen.iXLen(iXLen, <vscale x 16 x i16>, <vscale x 16 x i8>, iXLen, iXLen)
1241
1242 define void @test_sf_vc_ivw_se_e8m4(<vscale x 32 x i16> %vd, <vscale x 32 x i8> %vs2, iXLen %vl) {
1243 ; CHECK-LABEL: test_sf_vc_ivw_se_e8m4:
1244 ; CHECK:       # %bb.0: # %entry
1245 ; CHECK-NEXT:    vsetvli zero, a0, e8, m4, ta, ma
1246 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v16, 10
1247 ; CHECK-NEXT:    ret
1248 entry:
1249   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv32i16.nxv32i8.iXLen.iXLen(iXLen 3, <vscale x 32 x i16> %vd, <vscale x 32 x i8> %vs2, iXLen 10, iXLen %vl)
1250   ret void
1251 }
1252
1253 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv32i16.nxv32i8.iXLen.iXLen(iXLen, <vscale x 32 x i16>, <vscale x 32 x i8>, iXLen, iXLen)
1254
1255 define void @test_sf_vc_ivw_se_e16mf4(<vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, iXLen %vl) {
1256 ; CHECK-LABEL: test_sf_vc_ivw_se_e16mf4:
1257 ; CHECK:       # %bb.0: # %entry
1258 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, ta, ma
1259 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v9, 10
1260 ; CHECK-NEXT:    ret
1261 entry:
1262   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv1i32.nxv1i16.iXLen.iXLen(iXLen 3, <vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, iXLen 10, iXLen %vl)
1263   ret void
1264 }
1265
1266 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv1i32.nxv1i16.iXLen.iXLen(iXLen, <vscale x 1 x i32>, <vscale x 1 x i16>, iXLen, iXLen)
1267
1268 define void @test_sf_vc_ivw_se_e16mf2(<vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, iXLen %vl) {
1269 ; CHECK-LABEL: test_sf_vc_ivw_se_e16mf2:
1270 ; CHECK:       # %bb.0: # %entry
1271 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
1272 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v9, 10
1273 ; CHECK-NEXT:    ret
1274 entry:
1275   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv2i32.nxv2i16.iXLen.iXLen(iXLen 3, <vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, iXLen 10, iXLen %vl)
1276   ret void
1277 }
1278
1279 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv2i32.nxv2i16.iXLen.iXLen(iXLen, <vscale x 2 x i32>, <vscale x 2 x i16>, iXLen, iXLen)
1280
1281 define void @test_sf_vc_ivw_se_e16m1(<vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, iXLen %vl) {
1282 ; CHECK-LABEL: test_sf_vc_ivw_se_e16m1:
1283 ; CHECK:       # %bb.0: # %entry
1284 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, ta, ma
1285 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v10, 10
1286 ; CHECK-NEXT:    ret
1287 entry:
1288   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv4i32.nxv4i16.iXLen.iXLen(iXLen 3, <vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, iXLen 10, iXLen %vl)
1289   ret void
1290 }
1291
1292 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv4i32.nxv4i16.iXLen.iXLen(iXLen, <vscale x 4 x i32>, <vscale x 4 x i16>, iXLen, iXLen)
1293
1294 define void @test_sf_vc_ivw_se_e16m2(<vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, iXLen %vl) {
1295 ; CHECK-LABEL: test_sf_vc_ivw_se_e16m2:
1296 ; CHECK:       # %bb.0: # %entry
1297 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, ta, ma
1298 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v12, 10
1299 ; CHECK-NEXT:    ret
1300 entry:
1301   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv8i32.nxv8i16.iXLen.iXLen(iXLen 3, <vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, iXLen 10, iXLen %vl)
1302   ret void
1303 }
1304
1305 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv8i32.nxv8i16.iXLen.iXLen(iXLen, <vscale x 8 x i32>, <vscale x 8 x i16>, iXLen, iXLen)
1306
1307 define void @test_sf_vc_ivw_se_e16m4(<vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, iXLen %vl) {
1308 ; CHECK-LABEL: test_sf_vc_ivw_se_e16m4:
1309 ; CHECK:       # %bb.0: # %entry
1310 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, ta, ma
1311 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v16, 10
1312 ; CHECK-NEXT:    ret
1313 entry:
1314   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv16i32.nxv16i16.iXLen.iXLen(iXLen 3, <vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, iXLen 10, iXLen %vl)
1315   ret void
1316 }
1317
1318 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv16i32.nxv16i16.iXLen.iXLen(iXLen, <vscale x 16 x i32>, <vscale x 16 x i16>, iXLen, iXLen)
1319
1320 define void @test_sf_vc_ivw_se_e32mf2(<vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, iXLen %vl) {
1321 ; CHECK-LABEL: test_sf_vc_ivw_se_e32mf2:
1322 ; CHECK:       # %bb.0: # %entry
1323 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, ta, ma
1324 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v9, 10
1325 ; CHECK-NEXT:    ret
1326 entry:
1327   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv1i64.nxv1i32.iXLen.iXLen(iXLen 3, <vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, iXLen 10, iXLen %vl)
1328   ret void
1329 }
1330
1331 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv1i64.nxv1i32.iXLen.iXLen(iXLen, <vscale x 1 x i64>, <vscale x 1 x i32>, iXLen, iXLen)
1332
1333 define void @test_sf_vc_ivw_se_e32m1(<vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, iXLen %vl) {
1334 ; CHECK-LABEL: test_sf_vc_ivw_se_e32m1:
1335 ; CHECK:       # %bb.0: # %entry
1336 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
1337 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v10, 10
1338 ; CHECK-NEXT:    ret
1339 entry:
1340   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv2i64.nxv2i32.iXLen.iXLen(iXLen 3, <vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, iXLen 10, iXLen %vl)
1341   ret void
1342 }
1343
1344 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv2i64.nxv2i32.iXLen.iXLen(iXLen, <vscale x 2 x i64>, <vscale x 2 x i32>, iXLen, iXLen)
1345
1346 define void @test_sf_vc_ivw_se_e32m2(<vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, iXLen %vl) {
1347 ; CHECK-LABEL: test_sf_vc_ivw_se_e32m2:
1348 ; CHECK:       # %bb.0: # %entry
1349 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
1350 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v12, 10
1351 ; CHECK-NEXT:    ret
1352 entry:
1353   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv4i64.nxv4i32.iXLen.iXLen(iXLen 3, <vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, iXLen 10, iXLen %vl)
1354   ret void
1355 }
1356
1357 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv4i64.nxv4i32.iXLen.iXLen(iXLen, <vscale x 4 x i64>, <vscale x 4 x i32>, iXLen, iXLen)
1358
1359 define void @test_sf_vc_ivw_se_e32m4(<vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, iXLen %vl) {
1360 ; CHECK-LABEL: test_sf_vc_ivw_se_e32m4:
1361 ; CHECK:       # %bb.0: # %entry
1362 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, ta, ma
1363 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v16, 10
1364 ; CHECK-NEXT:    ret
1365 entry:
1366   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv8i64.nxv8i32.iXLen.iXLen(iXLen 3, <vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, iXLen 10, iXLen %vl)
1367   ret void
1368 }
1369
1370 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv8i64.nxv8i32.iXLen.iXLen(iXLen, <vscale x 8 x i64>, <vscale x 8 x i32>, iXLen, iXLen)
1371
1372 define <vscale x 1 x i16> @test_sf_vc_v_ivw_se_e8mf8(<vscale x 1 x i16> %vd, <vscale x 1 x i8> %vs2, iXLen %vl) {
1373 ; CHECK-LABEL: test_sf_vc_v_ivw_se_e8mf8:
1374 ; CHECK:       # %bb.0: # %entry
1375 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf8, tu, ma
1376 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v9, 10
1377 ; CHECK-NEXT:    ret
1378 entry:
1379   %0 = tail call <vscale x 1 x i16> @llvm.riscv.sf.vc.v.ivw.se.nxv1i16.iXLen.nxv1i8.iXLen.iXLen(iXLen 3, <vscale x 1 x i16> %vd, <vscale x 1 x i8> %vs2, iXLen 10, iXLen %vl)
1380   ret <vscale x 1 x i16> %0
1381 }
1382
1383 declare <vscale x 1 x i16> @llvm.riscv.sf.vc.v.ivw.se.nxv1i16.iXLen.nxv1i8.iXLen.iXLen(iXLen, <vscale x 1 x i16>, <vscale x 1 x i8>, iXLen, iXLen)
1384
1385 define <vscale x 2 x i16> @test_sf_vc_v_ivw_se_e8mf4(<vscale x 2 x i16> %vd, <vscale x 2 x i8> %vs2, iXLen %vl) {
1386 ; CHECK-LABEL: test_sf_vc_v_ivw_se_e8mf4:
1387 ; CHECK:       # %bb.0: # %entry
1388 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf4, tu, ma
1389 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v9, 10
1390 ; CHECK-NEXT:    ret
1391 entry:
1392   %0 = tail call <vscale x 2 x i16> @llvm.riscv.sf.vc.v.ivw.se.nxv2i16.iXLen.nxv2i8.iXLen.iXLen(iXLen 3, <vscale x 2 x i16> %vd, <vscale x 2 x i8> %vs2, iXLen 10, iXLen %vl)
1393   ret <vscale x 2 x i16> %0
1394 }
1395
1396 declare <vscale x 2 x i16> @llvm.riscv.sf.vc.v.ivw.se.nxv2i16.iXLen.nxv2i8.iXLen.iXLen(iXLen, <vscale x 2 x i16>, <vscale x 2 x i8>, iXLen, iXLen)
1397
1398 define <vscale x 4 x i16> @test_sf_vc_v_ivw_se_e8mf2(<vscale x 4 x i16> %vd, <vscale x 4 x i8> %vs2, iXLen %vl) {
1399 ; CHECK-LABEL: test_sf_vc_v_ivw_se_e8mf2:
1400 ; CHECK:       # %bb.0: # %entry
1401 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, tu, ma
1402 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v9, 10
1403 ; CHECK-NEXT:    ret
1404 entry:
1405   %0 = tail call <vscale x 4 x i16> @llvm.riscv.sf.vc.v.ivw.se.nxv4i16.iXLen.nxv4i8.iXLen.iXLen(iXLen 3, <vscale x 4 x i16> %vd, <vscale x 4 x i8> %vs2, iXLen 10, iXLen %vl)
1406   ret <vscale x 4 x i16> %0
1407 }
1408
1409 declare <vscale x 4 x i16> @llvm.riscv.sf.vc.v.ivw.se.nxv4i16.iXLen.nxv4i8.iXLen.iXLen(iXLen, <vscale x 4 x i16>, <vscale x 4 x i8>, iXLen, iXLen)
1410
1411 define <vscale x 8 x i16> @test_sf_vc_v_ivw_se_e8m1(<vscale x 8 x i16> %vd, <vscale x 8 x i8> %vs2, iXLen %vl) {
1412 ; CHECK-LABEL: test_sf_vc_v_ivw_se_e8m1:
1413 ; CHECK:       # %bb.0: # %entry
1414 ; CHECK-NEXT:    vsetvli zero, a0, e8, m1, tu, ma
1415 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v10, 10
1416 ; CHECK-NEXT:    ret
1417 entry:
1418   %0 = tail call <vscale x 8 x i16> @llvm.riscv.sf.vc.v.ivw.se.nxv8i16.iXLen.nxv8i8.iXLen.iXLen(iXLen 3, <vscale x 8 x i16> %vd, <vscale x 8 x i8> %vs2, iXLen 10, iXLen %vl)
1419   ret <vscale x 8 x i16> %0
1420 }
1421
1422 declare <vscale x 8 x i16> @llvm.riscv.sf.vc.v.ivw.se.nxv8i16.iXLen.nxv8i8.iXLen.iXLen(iXLen, <vscale x 8 x i16>, <vscale x 8 x i8>, iXLen, iXLen)
1423
1424 define <vscale x 16 x i16> @test_sf_vc_v_ivw_se_e8m2(<vscale x 16 x i16> %vd, <vscale x 16 x i8> %vs2, iXLen %vl) {
1425 ; CHECK-LABEL: test_sf_vc_v_ivw_se_e8m2:
1426 ; CHECK:       # %bb.0: # %entry
1427 ; CHECK-NEXT:    vsetvli zero, a0, e8, m2, tu, ma
1428 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v12, 10
1429 ; CHECK-NEXT:    ret
1430 entry:
1431   %0 = tail call <vscale x 16 x i16> @llvm.riscv.sf.vc.v.ivw.se.nxv16i16.iXLen.nxv16i8.iXLen.iXLen(iXLen 3, <vscale x 16 x i16> %vd, <vscale x 16 x i8> %vs2, iXLen 10, iXLen %vl)
1432   ret <vscale x 16 x i16> %0
1433 }
1434
1435 declare <vscale x 16 x i16> @llvm.riscv.sf.vc.v.ivw.se.nxv16i16.iXLen.nxv16i8.iXLen.iXLen(iXLen, <vscale x 16 x i16>, <vscale x 16 x i8>, iXLen, iXLen)
1436
1437 define <vscale x 32 x i16> @test_sf_vc_v_ivw_se_e8m4(<vscale x 32 x i16> %vd, <vscale x 32 x i8> %vs2, iXLen %vl) {
1438 ; CHECK-LABEL: test_sf_vc_v_ivw_se_e8m4:
1439 ; CHECK:       # %bb.0: # %entry
1440 ; CHECK-NEXT:    vsetvli zero, a0, e8, m4, tu, ma
1441 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v16, 10
1442 ; CHECK-NEXT:    ret
1443 entry:
1444   %0 = tail call <vscale x 32 x i16> @llvm.riscv.sf.vc.v.ivw.se.nxv32i16.iXLen.nxv32i8.iXLen.iXLen(iXLen 3, <vscale x 32 x i16> %vd, <vscale x 32 x i8> %vs2, iXLen 10, iXLen %vl)
1445   ret <vscale x 32 x i16> %0
1446 }
1447
1448 declare <vscale x 32 x i16> @llvm.riscv.sf.vc.v.ivw.se.nxv32i16.iXLen.nxv32i8.iXLen.iXLen(iXLen, <vscale x 32 x i16>, <vscale x 32 x i8>, iXLen, iXLen)
1449
1450 define <vscale x 1 x i32> @test_sf_vc_v_ivw_se_e16mf4(<vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, iXLen %vl) {
1451 ; CHECK-LABEL: test_sf_vc_v_ivw_se_e16mf4:
1452 ; CHECK:       # %bb.0: # %entry
1453 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, tu, ma
1454 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v9, 10
1455 ; CHECK-NEXT:    ret
1456 entry:
1457   %0 = tail call <vscale x 1 x i32> @llvm.riscv.sf.vc.v.ivw.se.nxv1i32.iXLen.nxv1i16.iXLen.iXLen(iXLen 3, <vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, iXLen 10, iXLen %vl)
1458   ret <vscale x 1 x i32> %0
1459 }
1460
1461 declare <vscale x 1 x i32> @llvm.riscv.sf.vc.v.ivw.se.nxv1i32.iXLen.nxv1i16.iXLen.iXLen(iXLen, <vscale x 1 x i32>, <vscale x 1 x i16>, iXLen, iXLen)
1462
1463 define <vscale x 2 x i32> @test_sf_vc_v_ivw_se_e16mf2(<vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, iXLen %vl) {
1464 ; CHECK-LABEL: test_sf_vc_v_ivw_se_e16mf2:
1465 ; CHECK:       # %bb.0: # %entry
1466 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, tu, ma
1467 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v9, 10
1468 ; CHECK-NEXT:    ret
1469 entry:
1470   %0 = tail call <vscale x 2 x i32> @llvm.riscv.sf.vc.v.ivw.se.nxv2i32.iXLen.nxv2i16.iXLen.iXLen(iXLen 3, <vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, iXLen 10, iXLen %vl)
1471   ret <vscale x 2 x i32> %0
1472 }
1473
1474 declare <vscale x 2 x i32> @llvm.riscv.sf.vc.v.ivw.se.nxv2i32.iXLen.nxv2i16.iXLen.iXLen(iXLen, <vscale x 2 x i32>, <vscale x 2 x i16>, iXLen, iXLen)
1475
1476 define <vscale x 4 x i32> @test_sf_vc_v_ivw_se_e16m1(<vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, iXLen %vl) {
1477 ; CHECK-LABEL: test_sf_vc_v_ivw_se_e16m1:
1478 ; CHECK:       # %bb.0: # %entry
1479 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, tu, ma
1480 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v10, 10
1481 ; CHECK-NEXT:    ret
1482 entry:
1483   %0 = tail call <vscale x 4 x i32> @llvm.riscv.sf.vc.v.ivw.se.nxv4i32.iXLen.nxv4i16.iXLen.iXLen(iXLen 3, <vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, iXLen 10, iXLen %vl)
1484   ret <vscale x 4 x i32> %0
1485 }
1486
1487 declare <vscale x 4 x i32> @llvm.riscv.sf.vc.v.ivw.se.nxv4i32.iXLen.nxv4i16.iXLen.iXLen(iXLen, <vscale x 4 x i32>, <vscale x 4 x i16>, iXLen, iXLen)
1488
1489 define <vscale x 8 x i32> @test_sf_vc_v_ivw_se_e16m2(<vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, iXLen %vl) {
1490 ; CHECK-LABEL: test_sf_vc_v_ivw_se_e16m2:
1491 ; CHECK:       # %bb.0: # %entry
1492 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, tu, ma
1493 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v12, 10
1494 ; CHECK-NEXT:    ret
1495 entry:
1496   %0 = tail call <vscale x 8 x i32> @llvm.riscv.sf.vc.v.ivw.se.nxv8i32.iXLen.nxv8i16.iXLen.iXLen(iXLen 3, <vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, iXLen 10, iXLen %vl)
1497   ret <vscale x 8 x i32> %0
1498 }
1499
1500 declare <vscale x 8 x i32> @llvm.riscv.sf.vc.v.ivw.se.nxv8i32.iXLen.nxv8i16.iXLen.iXLen(iXLen, <vscale x 8 x i32>, <vscale x 8 x i16>, iXLen, iXLen)
1501
1502 define <vscale x 16 x i32> @test_sf_vc_v_ivw_se_e16m4(<vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, iXLen %vl) {
1503 ; CHECK-LABEL: test_sf_vc_v_ivw_se_e16m4:
1504 ; CHECK:       # %bb.0: # %entry
1505 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, tu, ma
1506 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v16, 10
1507 ; CHECK-NEXT:    ret
1508 entry:
1509   %0 = tail call <vscale x 16 x i32> @llvm.riscv.sf.vc.v.ivw.se.nxv16i32.iXLen.nxv16i16.iXLen.iXLen(iXLen 3, <vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, iXLen 10, iXLen %vl)
1510   ret <vscale x 16 x i32> %0
1511 }
1512
1513 declare <vscale x 16 x i32> @llvm.riscv.sf.vc.v.ivw.se.nxv16i32.iXLen.nxv16i16.iXLen.iXLen(iXLen, <vscale x 16 x i32>, <vscale x 16 x i16>, iXLen, iXLen)
1514
1515 define <vscale x 1 x i64> @test_sf_vc_v_ivw_se_e32mf2(<vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, iXLen %vl) {
1516 ; CHECK-LABEL: test_sf_vc_v_ivw_se_e32mf2:
1517 ; CHECK:       # %bb.0: # %entry
1518 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, tu, ma
1519 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v9, 10
1520 ; CHECK-NEXT:    ret
1521 entry:
1522   %0 = tail call <vscale x 1 x i64> @llvm.riscv.sf.vc.v.ivw.se.nxv1i64.iXLen.nxv1i32.iXLen.iXLen(iXLen 3, <vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, iXLen 10, iXLen %vl)
1523   ret <vscale x 1 x i64> %0
1524 }
1525
1526 declare <vscale x 1 x i64> @llvm.riscv.sf.vc.v.ivw.se.nxv1i64.iXLen.nxv1i32.iXLen.iXLen(iXLen, <vscale x 1 x i64>, <vscale x 1 x i32>, iXLen, iXLen)
1527
1528 define <vscale x 2 x i64> @test_sf_vc_v_ivw_se_e32m1(<vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, iXLen %vl) {
1529 ; CHECK-LABEL: test_sf_vc_v_ivw_se_e32m1:
1530 ; CHECK:       # %bb.0: # %entry
1531 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, tu, ma
1532 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v10, 10
1533 ; CHECK-NEXT:    ret
1534 entry:
1535   %0 = tail call <vscale x 2 x i64> @llvm.riscv.sf.vc.v.ivw.se.nxv2i64.iXLen.nxv2i32.iXLen.iXLen(iXLen 3, <vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, iXLen 10, iXLen %vl)
1536   ret <vscale x 2 x i64> %0
1537 }
1538
1539 declare <vscale x 2 x i64> @llvm.riscv.sf.vc.v.ivw.se.nxv2i64.iXLen.nxv2i32.iXLen.iXLen(iXLen, <vscale x 2 x i64>, <vscale x 2 x i32>, iXLen, iXLen)
1540
1541 define <vscale x 4 x i64> @test_sf_vc_v_ivw_se_e32m2(<vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, iXLen %vl) {
1542 ; CHECK-LABEL: test_sf_vc_v_ivw_se_e32m2:
1543 ; CHECK:       # %bb.0: # %entry
1544 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, tu, ma
1545 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v12, 10
1546 ; CHECK-NEXT:    ret
1547 entry:
1548   %0 = tail call <vscale x 4 x i64> @llvm.riscv.sf.vc.v.ivw.se.nxv4i64.iXLen.nxv4i32.iXLen.iXLen(iXLen 3, <vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, iXLen 10, iXLen %vl)
1549   ret <vscale x 4 x i64> %0
1550 }
1551
1552 declare <vscale x 4 x i64> @llvm.riscv.sf.vc.v.ivw.se.nxv4i64.iXLen.nxv4i32.iXLen.iXLen(iXLen, <vscale x 4 x i64>, <vscale x 4 x i32>, iXLen, iXLen)
1553
1554 define <vscale x 8 x i64> @test_sf_vc_v_ivw_se_e32m4(<vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, iXLen %vl) {
1555 ; CHECK-LABEL: test_sf_vc_v_ivw_se_e32m4:
1556 ; CHECK:       # %bb.0: # %entry
1557 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, tu, ma
1558 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v16, 10
1559 ; CHECK-NEXT:    ret
1560 entry:
1561   %0 = tail call <vscale x 8 x i64> @llvm.riscv.sf.vc.v.ivw.se.nxv8i64.iXLen.nxv8i32.iXLen.iXLen(iXLen 3, <vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, iXLen 10, iXLen %vl)
1562   ret <vscale x 8 x i64> %0
1563 }
1564
1565 declare <vscale x 8 x i64> @llvm.riscv.sf.vc.v.ivw.se.nxv8i64.iXLen.nxv8i32.iXLen.iXLen(iXLen, <vscale x 8 x i64>, <vscale x 8 x i32>, iXLen, iXLen)
1566
1567 define <vscale x 1 x i16> @test_sf_vc_v_ivw_e8mf8(<vscale x 1 x i16> %vd, <vscale x 1 x i8> %vs2, iXLen %vl) {
1568 ; CHECK-LABEL: test_sf_vc_v_ivw_e8mf8:
1569 ; CHECK:       # %bb.0: # %entry
1570 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf8, tu, ma
1571 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v9, 10
1572 ; CHECK-NEXT:    ret
1573 entry:
1574   %0 = tail call <vscale x 1 x i16> @llvm.riscv.sf.vc.v.ivw.nxv1i16.iXLen.nxv1i8.iXLen.iXLen(iXLen 3, <vscale x 1 x i16> %vd, <vscale x 1 x i8> %vs2, iXLen 10, iXLen %vl)
1575   ret <vscale x 1 x i16> %0
1576 }
1577
1578 declare <vscale x 1 x i16> @llvm.riscv.sf.vc.v.ivw.nxv1i16.iXLen.nxv1i8.iXLen.iXLen(iXLen, <vscale x 1 x i16>, <vscale x 1 x i8>, iXLen, iXLen)
1579
1580 define <vscale x 2 x i16> @test_sf_vc_v_ivw_e8mf4(<vscale x 2 x i16> %vd, <vscale x 2 x i8> %vs2, iXLen %vl) {
1581 ; CHECK-LABEL: test_sf_vc_v_ivw_e8mf4:
1582 ; CHECK:       # %bb.0: # %entry
1583 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf4, tu, ma
1584 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v9, 10
1585 ; CHECK-NEXT:    ret
1586 entry:
1587   %0 = tail call <vscale x 2 x i16> @llvm.riscv.sf.vc.v.ivw.nxv2i16.iXLen.nxv2i8.iXLen.iXLen(iXLen 3, <vscale x 2 x i16> %vd, <vscale x 2 x i8> %vs2, iXLen 10, iXLen %vl)
1588   ret <vscale x 2 x i16> %0
1589 }
1590
1591 declare <vscale x 2 x i16> @llvm.riscv.sf.vc.v.ivw.nxv2i16.iXLen.nxv2i8.iXLen.iXLen(iXLen, <vscale x 2 x i16>, <vscale x 2 x i8>, iXLen, iXLen)
1592
1593 define <vscale x 4 x i16> @test_sf_vc_v_ivw_e8mf2(<vscale x 4 x i16> %vd, <vscale x 4 x i8> %vs2, iXLen %vl) {
1594 ; CHECK-LABEL: test_sf_vc_v_ivw_e8mf2:
1595 ; CHECK:       # %bb.0: # %entry
1596 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, tu, ma
1597 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v9, 10
1598 ; CHECK-NEXT:    ret
1599 entry:
1600   %0 = tail call <vscale x 4 x i16> @llvm.riscv.sf.vc.v.ivw.nxv4i16.iXLen.nxv4i8.iXLen.iXLen(iXLen 3, <vscale x 4 x i16> %vd, <vscale x 4 x i8> %vs2, iXLen 10, iXLen %vl)
1601   ret <vscale x 4 x i16> %0
1602 }
1603
1604 declare <vscale x 4 x i16> @llvm.riscv.sf.vc.v.ivw.nxv4i16.iXLen.nxv4i8.iXLen.iXLen(iXLen, <vscale x 4 x i16>, <vscale x 4 x i8>, iXLen, iXLen)
1605
1606 define <vscale x 8 x i16> @test_sf_vc_v_ivw_e8m1(<vscale x 8 x i16> %vd, <vscale x 8 x i8> %vs2, iXLen %vl) {
1607 ; CHECK-LABEL: test_sf_vc_v_ivw_e8m1:
1608 ; CHECK:       # %bb.0: # %entry
1609 ; CHECK-NEXT:    vsetvli zero, a0, e8, m1, tu, ma
1610 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v10, 10
1611 ; CHECK-NEXT:    ret
1612 entry:
1613   %0 = tail call <vscale x 8 x i16> @llvm.riscv.sf.vc.v.ivw.nxv8i16.iXLen.nxv8i8.iXLen.iXLen(iXLen 3, <vscale x 8 x i16> %vd, <vscale x 8 x i8> %vs2, iXLen 10, iXLen %vl)
1614   ret <vscale x 8 x i16> %0
1615 }
1616
1617 declare <vscale x 8 x i16> @llvm.riscv.sf.vc.v.ivw.nxv8i16.iXLen.nxv8i8.iXLen.iXLen(iXLen, <vscale x 8 x i16>, <vscale x 8 x i8>, iXLen, iXLen)
1618
1619 define <vscale x 16 x i16> @test_sf_vc_v_ivw_e8m2(<vscale x 16 x i16> %vd, <vscale x 16 x i8> %vs2, iXLen %vl) {
1620 ; CHECK-LABEL: test_sf_vc_v_ivw_e8m2:
1621 ; CHECK:       # %bb.0: # %entry
1622 ; CHECK-NEXT:    vsetvli zero, a0, e8, m2, tu, ma
1623 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v12, 10
1624 ; CHECK-NEXT:    ret
1625 entry:
1626   %0 = tail call <vscale x 16 x i16> @llvm.riscv.sf.vc.v.ivw.nxv16i16.iXLen.nxv16i8.iXLen.iXLen(iXLen 3, <vscale x 16 x i16> %vd, <vscale x 16 x i8> %vs2, iXLen 10, iXLen %vl)
1627   ret <vscale x 16 x i16> %0
1628 }
1629
1630 declare <vscale x 16 x i16> @llvm.riscv.sf.vc.v.ivw.nxv16i16.iXLen.nxv16i8.iXLen.iXLen(iXLen, <vscale x 16 x i16>, <vscale x 16 x i8>, iXLen, iXLen)
1631
1632 define <vscale x 32 x i16> @test_sf_vc_v_ivw_e8m4(<vscale x 32 x i16> %vd, <vscale x 32 x i8> %vs2, iXLen %vl) {
1633 ; CHECK-LABEL: test_sf_vc_v_ivw_e8m4:
1634 ; CHECK:       # %bb.0: # %entry
1635 ; CHECK-NEXT:    vsetvli zero, a0, e8, m4, tu, ma
1636 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v16, 10
1637 ; CHECK-NEXT:    ret
1638 entry:
1639   %0 = tail call <vscale x 32 x i16> @llvm.riscv.sf.vc.v.ivw.nxv32i16.iXLen.nxv32i8.iXLen.iXLen(iXLen 3, <vscale x 32 x i16> %vd, <vscale x 32 x i8> %vs2, iXLen 10, iXLen %vl)
1640   ret <vscale x 32 x i16> %0
1641 }
1642
1643 declare <vscale x 32 x i16> @llvm.riscv.sf.vc.v.ivw.nxv32i16.iXLen.nxv32i8.iXLen.iXLen(iXLen, <vscale x 32 x i16>, <vscale x 32 x i8>, iXLen, iXLen)
1644
1645 define <vscale x 1 x i32> @test_sf_vc_v_ivw_e16mf4(<vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, iXLen %vl) {
1646 ; CHECK-LABEL: test_sf_vc_v_ivw_e16mf4:
1647 ; CHECK:       # %bb.0: # %entry
1648 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, tu, ma
1649 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v9, 10
1650 ; CHECK-NEXT:    ret
1651 entry:
1652   %0 = tail call <vscale x 1 x i32> @llvm.riscv.sf.vc.v.ivw.nxv1i32.iXLen.nxv1i16.iXLen.iXLen(iXLen 3, <vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, iXLen 10, iXLen %vl)
1653   ret <vscale x 1 x i32> %0
1654 }
1655
1656 declare <vscale x 1 x i32> @llvm.riscv.sf.vc.v.ivw.nxv1i32.iXLen.nxv1i16.iXLen.iXLen(iXLen, <vscale x 1 x i32>, <vscale x 1 x i16>, iXLen, iXLen)
1657
1658 define <vscale x 2 x i32> @test_sf_vc_v_ivw_e16mf2(<vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, iXLen %vl) {
1659 ; CHECK-LABEL: test_sf_vc_v_ivw_e16mf2:
1660 ; CHECK:       # %bb.0: # %entry
1661 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, tu, ma
1662 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v9, 10
1663 ; CHECK-NEXT:    ret
1664 entry:
1665   %0 = tail call <vscale x 2 x i32> @llvm.riscv.sf.vc.v.ivw.nxv2i32.iXLen.nxv2i16.iXLen.iXLen(iXLen 3, <vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, iXLen 10, iXLen %vl)
1666   ret <vscale x 2 x i32> %0
1667 }
1668
1669 declare <vscale x 2 x i32> @llvm.riscv.sf.vc.v.ivw.nxv2i32.iXLen.nxv2i16.iXLen.iXLen(iXLen, <vscale x 2 x i32>, <vscale x 2 x i16>, iXLen, iXLen)
1670
1671 define <vscale x 4 x i32> @test_sf_vc_v_ivw_e16m1(<vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, iXLen %vl) {
1672 ; CHECK-LABEL: test_sf_vc_v_ivw_e16m1:
1673 ; CHECK:       # %bb.0: # %entry
1674 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, tu, ma
1675 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v10, 10
1676 ; CHECK-NEXT:    ret
1677 entry:
1678   %0 = tail call <vscale x 4 x i32> @llvm.riscv.sf.vc.v.ivw.nxv4i32.iXLen.nxv4i16.iXLen.iXLen(iXLen 3, <vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, iXLen 10, iXLen %vl)
1679   ret <vscale x 4 x i32> %0
1680 }
1681
1682 declare <vscale x 4 x i32> @llvm.riscv.sf.vc.v.ivw.nxv4i32.iXLen.nxv4i16.iXLen.iXLen(iXLen, <vscale x 4 x i32>, <vscale x 4 x i16>, iXLen, iXLen)
1683
1684 define <vscale x 8 x i32> @test_sf_vc_v_ivw_e16m2(<vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, iXLen %vl) {
1685 ; CHECK-LABEL: test_sf_vc_v_ivw_e16m2:
1686 ; CHECK:       # %bb.0: # %entry
1687 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, tu, ma
1688 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v12, 10
1689 ; CHECK-NEXT:    ret
1690 entry:
1691   %0 = tail call <vscale x 8 x i32> @llvm.riscv.sf.vc.v.ivw.nxv8i32.iXLen.nxv8i16.iXLen.iXLen(iXLen 3, <vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, iXLen 10, iXLen %vl)
1692   ret <vscale x 8 x i32> %0
1693 }
1694
1695 declare <vscale x 8 x i32> @llvm.riscv.sf.vc.v.ivw.nxv8i32.iXLen.nxv8i16.iXLen.iXLen(iXLen, <vscale x 8 x i32>, <vscale x 8 x i16>, iXLen, iXLen)
1696
1697 define <vscale x 16 x i32> @test_sf_vc_v_ivw_e16m4(<vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, iXLen %vl) {
1698 ; CHECK-LABEL: test_sf_vc_v_ivw_e16m4:
1699 ; CHECK:       # %bb.0: # %entry
1700 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, tu, ma
1701 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v16, 10
1702 ; CHECK-NEXT:    ret
1703 entry:
1704   %0 = tail call <vscale x 16 x i32> @llvm.riscv.sf.vc.v.ivw.nxv16i32.iXLen.nxv16i16.iXLen.iXLen(iXLen 3, <vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, iXLen 10, iXLen %vl)
1705   ret <vscale x 16 x i32> %0
1706 }
1707
1708 declare <vscale x 16 x i32> @llvm.riscv.sf.vc.v.ivw.nxv16i32.iXLen.nxv16i16.iXLen.iXLen(iXLen, <vscale x 16 x i32>, <vscale x 16 x i16>, iXLen, iXLen)
1709
1710 define <vscale x 1 x i64> @test_sf_vc_v_ivw_e32mf2(<vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, iXLen %vl) {
1711 ; CHECK-LABEL: test_sf_vc_v_ivw_e32mf2:
1712 ; CHECK:       # %bb.0: # %entry
1713 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, tu, ma
1714 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v9, 10
1715 ; CHECK-NEXT:    ret
1716 entry:
1717   %0 = tail call <vscale x 1 x i64> @llvm.riscv.sf.vc.v.ivw.nxv1i64.iXLen.nxv1i32.iXLen.iXLen(iXLen 3, <vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, iXLen 10, iXLen %vl)
1718   ret <vscale x 1 x i64> %0
1719 }
1720
1721 declare <vscale x 1 x i64> @llvm.riscv.sf.vc.v.ivw.nxv1i64.iXLen.nxv1i32.iXLen.iXLen(iXLen, <vscale x 1 x i64>, <vscale x 1 x i32>, iXLen, iXLen)
1722
1723 define <vscale x 2 x i64> @test_sf_vc_v_ivw_e32m1(<vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, iXLen %vl) {
1724 ; CHECK-LABEL: test_sf_vc_v_ivw_e32m1:
1725 ; CHECK:       # %bb.0: # %entry
1726 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, tu, ma
1727 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v10, 10
1728 ; CHECK-NEXT:    ret
1729 entry:
1730   %0 = tail call <vscale x 2 x i64> @llvm.riscv.sf.vc.v.ivw.nxv2i64.iXLen.nxv2i32.iXLen.iXLen(iXLen 3, <vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, iXLen 10, iXLen %vl)
1731   ret <vscale x 2 x i64> %0
1732 }
1733
1734 declare <vscale x 2 x i64> @llvm.riscv.sf.vc.v.ivw.nxv2i64.iXLen.nxv2i32.iXLen.iXLen(iXLen, <vscale x 2 x i64>, <vscale x 2 x i32>, iXLen, iXLen)
1735
1736 define <vscale x 4 x i64> @test_sf_vc_v_ivw_e32m2(<vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, iXLen %vl) {
1737 ; CHECK-LABEL: test_sf_vc_v_ivw_e32m2:
1738 ; CHECK:       # %bb.0: # %entry
1739 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, tu, ma
1740 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v12, 10
1741 ; CHECK-NEXT:    ret
1742 entry:
1743   %0 = tail call <vscale x 4 x i64> @llvm.riscv.sf.vc.v.ivw.nxv4i64.iXLen.nxv4i32.iXLen.iXLen(iXLen 3, <vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, iXLen 10, iXLen %vl)
1744   ret <vscale x 4 x i64> %0
1745 }
1746
1747 declare <vscale x 4 x i64> @llvm.riscv.sf.vc.v.ivw.nxv4i64.iXLen.nxv4i32.iXLen.iXLen(iXLen, <vscale x 4 x i64>, <vscale x 4 x i32>, iXLen, iXLen)
1748
1749 define <vscale x 8 x i64> @test_sf_vc_v_ivw_e32m4(<vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, iXLen %vl) {
1750 ; CHECK-LABEL: test_sf_vc_v_ivw_e32m4:
1751 ; CHECK:       # %bb.0: # %entry
1752 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, tu, ma
1753 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v16, 10
1754 ; CHECK-NEXT:    ret
1755 entry:
1756   %0 = tail call <vscale x 8 x i64> @llvm.riscv.sf.vc.v.ivw.nxv8i64.iXLen.nxv8i32.iXLen.iXLen(iXLen 3, <vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, iXLen 10, iXLen %vl)
1757   ret <vscale x 8 x i64> %0
1758 }
1759
1760 declare <vscale x 8 x i64> @llvm.riscv.sf.vc.v.ivw.nxv8i64.iXLen.nxv8i32.iXLen.iXLen(iXLen, <vscale x 8 x i64>, <vscale x 8 x i32>, iXLen, iXLen)
1761
1762 define void @test_sf_vc_fvw_se_e16mf4(<vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, half %fs1, iXLen %vl) {
1763 ; CHECK-LABEL: test_sf_vc_fvw_se_e16mf4:
1764 ; CHECK:       # %bb.0: # %entry
1765 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, ta, ma
1766 ; CHECK-NEXT:    sf.vc.fvw 1, v8, v9, fa0
1767 ; CHECK-NEXT:    ret
1768 entry:
1769   tail call void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv1i32.nxv1i16.f16.iXLen(iXLen 1, <vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, half %fs1, iXLen %vl)
1770   ret void
1771 }
1772
1773 declare void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv1i32.nxv1i16.f16.iXLen(iXLen, <vscale x 1 x i32>, <vscale x 1 x i16>, half, iXLen)
1774
1775 define void @test_sf_vc_fvw_se_e16mf2(<vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, half %fs1, iXLen %vl) {
1776 ; CHECK-LABEL: test_sf_vc_fvw_se_e16mf2:
1777 ; CHECK:       # %bb.0: # %entry
1778 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
1779 ; CHECK-NEXT:    sf.vc.fvw 1, v8, v9, fa0
1780 ; CHECK-NEXT:    ret
1781 entry:
1782   tail call void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv2i32.nxv2i16.f16.iXLen(iXLen 1, <vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, half %fs1, iXLen %vl)
1783   ret void
1784 }
1785
1786 declare void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv2i32.nxv2i16.f16.iXLen(iXLen, <vscale x 2 x i32>, <vscale x 2 x i16>, half, iXLen)
1787
1788 define void @test_sf_vc_fvw_se_e16m1(<vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, half %fs1, iXLen %vl) {
1789 ; CHECK-LABEL: test_sf_vc_fvw_se_e16m1:
1790 ; CHECK:       # %bb.0: # %entry
1791 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, ta, ma
1792 ; CHECK-NEXT:    sf.vc.fvw 1, v8, v10, fa0
1793 ; CHECK-NEXT:    ret
1794 entry:
1795   tail call void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv4i32.nxv4i16.f16.iXLen(iXLen 1, <vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, half %fs1, iXLen %vl)
1796   ret void
1797 }
1798
1799 declare void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv4i32.nxv4i16.f16.iXLen(iXLen, <vscale x 4 x i32>, <vscale x 4 x i16>, half, iXLen)
1800
1801 define void @test_sf_vc_fvw_se_e16m2(<vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, half %fs1, iXLen %vl) {
1802 ; CHECK-LABEL: test_sf_vc_fvw_se_e16m2:
1803 ; CHECK:       # %bb.0: # %entry
1804 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, ta, ma
1805 ; CHECK-NEXT:    sf.vc.fvw 1, v8, v12, fa0
1806 ; CHECK-NEXT:    ret
1807 entry:
1808   tail call void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv8i32.nxv8i16.f16.iXLen(iXLen 1, <vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, half %fs1, iXLen %vl)
1809   ret void
1810 }
1811
1812 declare void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv8i32.nxv8i16.f16.iXLen(iXLen, <vscale x 8 x i32>, <vscale x 8 x i16>, half, iXLen)
1813
1814 define void @test_sf_vc_fvw_se_e16m4(<vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, half %fs1, iXLen %vl) {
1815 ; CHECK-LABEL: test_sf_vc_fvw_se_e16m4:
1816 ; CHECK:       # %bb.0: # %entry
1817 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, ta, ma
1818 ; CHECK-NEXT:    sf.vc.fvw 1, v8, v16, fa0
1819 ; CHECK-NEXT:    ret
1820 entry:
1821   tail call void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv16i32.nxv16i16.f16.iXLen(iXLen 1, <vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, half %fs1, iXLen %vl)
1822   ret void
1823 }
1824
1825 declare void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv16i32.nxv16i16.f16.iXLen(iXLen, <vscale x 16 x i32>, <vscale x 16 x i16>, half, iXLen)
1826
1827 define void @test_sf_vc_fvw_se_e32mf2(<vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, float %fs1, iXLen %vl) {
1828 ; CHECK-LABEL: test_sf_vc_fvw_se_e32mf2:
1829 ; CHECK:       # %bb.0: # %entry
1830 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, ta, ma
1831 ; CHECK-NEXT:    sf.vc.fvw 1, v8, v9, fa0
1832 ; CHECK-NEXT:    ret
1833 entry:
1834   tail call void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv1i64.nxv1i32.f32.iXLen(iXLen 1, <vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, float %fs1, iXLen %vl)
1835   ret void
1836 }
1837
1838 declare void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv1i64.nxv1i32.f32.iXLen(iXLen, <vscale x 1 x i64>, <vscale x 1 x i32>, float, iXLen)
1839
1840 define void @test_sf_vc_fvw_se_e32m1(<vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, float %fs1, iXLen %vl) {
1841 ; CHECK-LABEL: test_sf_vc_fvw_se_e32m1:
1842 ; CHECK:       # %bb.0: # %entry
1843 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
1844 ; CHECK-NEXT:    sf.vc.fvw 1, v8, v10, fa0
1845 ; CHECK-NEXT:    ret
1846 entry:
1847   tail call void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv2i64.nxv2i32.f32.iXLen(iXLen 1, <vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, float %fs1, iXLen %vl)
1848   ret void
1849 }
1850
1851 declare void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv2i64.nxv2i32.f32.iXLen(iXLen, <vscale x 2 x i64>, <vscale x 2 x i32>, float, iXLen)
1852
1853 define void @test_sf_vc_fvw_se_e32m2(<vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, float %fs1, iXLen %vl) {
1854 ; CHECK-LABEL: test_sf_vc_fvw_se_e32m2:
1855 ; CHECK:       # %bb.0: # %entry
1856 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
1857 ; CHECK-NEXT:    sf.vc.fvw 1, v8, v12, fa0
1858 ; CHECK-NEXT:    ret
1859 entry:
1860   tail call void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv4i64.nxv4i32.f32.iXLen(iXLen 1, <vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, float %fs1, iXLen %vl)
1861   ret void
1862 }
1863
1864 declare void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv4i64.nxv4i32.f32.iXLen(iXLen, <vscale x 4 x i64>, <vscale x 4 x i32>, float, iXLen)
1865
1866 define void @test_sf_vc_fvw_se_e32m4(<vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, float %fs1, iXLen %vl) {
1867 ; CHECK-LABEL: test_sf_vc_fvw_se_e32m4:
1868 ; CHECK:       # %bb.0: # %entry
1869 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, ta, ma
1870 ; CHECK-NEXT:    sf.vc.fvw 1, v8, v16, fa0
1871 ; CHECK-NEXT:    ret
1872 entry:
1873   tail call void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv8i64.nxv8i32.f32.iXLen(iXLen 1, <vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, float %fs1, iXLen %vl)
1874   ret void
1875 }
1876
1877 declare void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv8i64.nxv8i32.f32.iXLen(iXLen, <vscale x 8 x i64>, <vscale x 8 x i32>, float, iXLen)
1878
1879 define <vscale x 1 x i32> @test_sf_vc_v_fvw_se_e16mf4(<vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, half %fs1, iXLen %vl) {
1880 ; CHECK-LABEL: test_sf_vc_v_fvw_se_e16mf4:
1881 ; CHECK:       # %bb.0: # %entry
1882 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, tu, ma
1883 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v9, fa0
1884 ; CHECK-NEXT:    ret
1885 entry:
1886   %0 = tail call <vscale x 1 x i32> @llvm.riscv.sf.vc.v.fvw.se.nxv1i32.iXLen.nxv1i16.f16.iXLen(iXLen 1, <vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, half %fs1, iXLen %vl)
1887   ret <vscale x 1 x i32> %0
1888 }
1889
1890 declare <vscale x 1 x i32> @llvm.riscv.sf.vc.v.fvw.se.nxv1i32.iXLen.nxv1i16.f16.iXLen(iXLen, <vscale x 1 x i32>, <vscale x 1 x i16>, half, iXLen)
1891
1892 define <vscale x 2 x i32> @test_sf_vc_v_fvw_se_e16mf2(<vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, half %fs1, iXLen %vl) {
1893 ; CHECK-LABEL: test_sf_vc_v_fvw_se_e16mf2:
1894 ; CHECK:       # %bb.0: # %entry
1895 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, tu, ma
1896 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v9, fa0
1897 ; CHECK-NEXT:    ret
1898 entry:
1899   %0 = tail call <vscale x 2 x i32> @llvm.riscv.sf.vc.v.fvw.se.nxv2i32.iXLen.nxv2i16.f16.iXLen(iXLen 1, <vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, half %fs1, iXLen %vl)
1900   ret <vscale x 2 x i32> %0
1901 }
1902
1903 declare <vscale x 2 x i32> @llvm.riscv.sf.vc.v.fvw.se.nxv2i32.iXLen.nxv2i16.f16.iXLen(iXLen, <vscale x 2 x i32>, <vscale x 2 x i16>, half, iXLen)
1904
1905 define <vscale x 4 x i32> @test_sf_vc_v_fvw_se_e16m1(<vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, half %fs1, iXLen %vl) {
1906 ; CHECK-LABEL: test_sf_vc_v_fvw_se_e16m1:
1907 ; CHECK:       # %bb.0: # %entry
1908 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, tu, ma
1909 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v10, fa0
1910 ; CHECK-NEXT:    ret
1911 entry:
1912   %0 = tail call <vscale x 4 x i32> @llvm.riscv.sf.vc.v.fvw.se.nxv4i32.iXLen.nxv4i16.f16.iXLen(iXLen 1, <vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, half %fs1, iXLen %vl)
1913   ret <vscale x 4 x i32> %0
1914 }
1915
1916 declare <vscale x 4 x i32> @llvm.riscv.sf.vc.v.fvw.se.nxv4i32.iXLen.nxv4i16.f16.iXLen(iXLen, <vscale x 4 x i32>, <vscale x 4 x i16>, half, iXLen)
1917
1918 define <vscale x 8 x i32> @test_sf_vc_v_fvw_se_e16m2(<vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, half %fs1, iXLen %vl) {
1919 ; CHECK-LABEL: test_sf_vc_v_fvw_se_e16m2:
1920 ; CHECK:       # %bb.0: # %entry
1921 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, tu, ma
1922 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v12, fa0
1923 ; CHECK-NEXT:    ret
1924 entry:
1925   %0 = tail call <vscale x 8 x i32> @llvm.riscv.sf.vc.v.fvw.se.nxv8i32.iXLen.nxv8i16.f16.iXLen(iXLen 1, <vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, half %fs1, iXLen %vl)
1926   ret <vscale x 8 x i32> %0
1927 }
1928
1929 declare <vscale x 8 x i32> @llvm.riscv.sf.vc.v.fvw.se.nxv8i32.iXLen.nxv8i16.f16.iXLen(iXLen, <vscale x 8 x i32>, <vscale x 8 x i16>, half, iXLen)
1930
1931 define <vscale x 16 x i32> @test_sf_vc_v_fvw_se_e16m4(<vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, half %fs1, iXLen %vl) {
1932 ; CHECK-LABEL: test_sf_vc_v_fvw_se_e16m4:
1933 ; CHECK:       # %bb.0: # %entry
1934 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, tu, ma
1935 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v16, fa0
1936 ; CHECK-NEXT:    ret
1937 entry:
1938   %0 = tail call <vscale x 16 x i32> @llvm.riscv.sf.vc.v.fvw.se.nxv16i32.iXLen.nxv16i16.f16.iXLen(iXLen 1, <vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, half %fs1, iXLen %vl)
1939   ret <vscale x 16 x i32> %0
1940 }
1941
1942 declare <vscale x 16 x i32> @llvm.riscv.sf.vc.v.fvw.se.nxv16i32.iXLen.nxv16i16.f16.iXLen(iXLen, <vscale x 16 x i32>, <vscale x 16 x i16>, half, iXLen)
1943
1944 define <vscale x 1 x i64> @test_sf_vc_v_fvw_se_e32mf2(<vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, float %fs1, iXLen %vl) {
1945 ; CHECK-LABEL: test_sf_vc_v_fvw_se_e32mf2:
1946 ; CHECK:       # %bb.0: # %entry
1947 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, tu, ma
1948 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v9, fa0
1949 ; CHECK-NEXT:    ret
1950 entry:
1951   %0 = tail call <vscale x 1 x i64> @llvm.riscv.sf.vc.v.fvw.se.nxv1i64.iXLen.nxv1i32.f32.iXLen(iXLen 1, <vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, float %fs1, iXLen %vl)
1952   ret <vscale x 1 x i64> %0
1953 }
1954
1955 declare <vscale x 1 x i64> @llvm.riscv.sf.vc.v.fvw.se.nxv1i64.iXLen.nxv1i32.f32.iXLen(iXLen, <vscale x 1 x i64>, <vscale x 1 x i32>, float, iXLen)
1956
1957 define <vscale x 2 x i64> @test_sf_vc_v_fvw_se_e32m1(<vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, float %fs1, iXLen %vl) {
1958 ; CHECK-LABEL: test_sf_vc_v_fvw_se_e32m1:
1959 ; CHECK:       # %bb.0: # %entry
1960 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, tu, ma
1961 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v10, fa0
1962 ; CHECK-NEXT:    ret
1963 entry:
1964   %0 = tail call <vscale x 2 x i64> @llvm.riscv.sf.vc.v.fvw.se.nxv2i64.iXLen.nxv2i32.f32.iXLen(iXLen 1, <vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, float %fs1, iXLen %vl)
1965   ret <vscale x 2 x i64> %0
1966 }
1967
1968 declare <vscale x 2 x i64> @llvm.riscv.sf.vc.v.fvw.se.nxv2i64.iXLen.nxv2i32.f32.iXLen(iXLen, <vscale x 2 x i64>, <vscale x 2 x i32>, float, iXLen)
1969
1970 define <vscale x 4 x i64> @test_sf_vc_v_fvw_se_e32m2(<vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, float %fs1, iXLen %vl) {
1971 ; CHECK-LABEL: test_sf_vc_v_fvw_se_e32m2:
1972 ; CHECK:       # %bb.0: # %entry
1973 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, tu, ma
1974 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v12, fa0
1975 ; CHECK-NEXT:    ret
1976 entry:
1977   %0 = tail call <vscale x 4 x i64> @llvm.riscv.sf.vc.v.fvw.se.nxv4i64.iXLen.nxv4i32.f32.iXLen(iXLen 1, <vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, float %fs1, iXLen %vl)
1978   ret <vscale x 4 x i64> %0
1979 }
1980
1981 declare <vscale x 4 x i64> @llvm.riscv.sf.vc.v.fvw.se.nxv4i64.iXLen.nxv4i32.f32.iXLen(iXLen, <vscale x 4 x i64>, <vscale x 4 x i32>, float, iXLen)
1982
1983 define <vscale x 8 x i64> @test_sf_vc_v_fvw_se_e32m4(<vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, float %fs1, iXLen %vl) {
1984 ; CHECK-LABEL: test_sf_vc_v_fvw_se_e32m4:
1985 ; CHECK:       # %bb.0: # %entry
1986 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, tu, ma
1987 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v16, fa0
1988 ; CHECK-NEXT:    ret
1989 entry:
1990   %0 = tail call <vscale x 8 x i64> @llvm.riscv.sf.vc.v.fvw.se.nxv8i64.iXLen.nxv8i32.f32.iXLen(iXLen 1, <vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, float %fs1, iXLen %vl)
1991   ret <vscale x 8 x i64> %0
1992 }
1993
1994 declare <vscale x 8 x i64> @llvm.riscv.sf.vc.v.fvw.se.nxv8i64.iXLen.nxv8i32.f32.iXLen(iXLen, <vscale x 8 x i64>, <vscale x 8 x i32>, float, iXLen)
1995
1996 define <vscale x 1 x i32> @test_sf_vc_v_fvw_e16mf4(<vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, half %fs1, iXLen %vl) {
1997 ; CHECK-LABEL: test_sf_vc_v_fvw_e16mf4:
1998 ; CHECK:       # %bb.0: # %entry
1999 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, tu, ma
2000 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v9, fa0
2001 ; CHECK-NEXT:    ret
2002 entry:
2003   %0 = tail call <vscale x 1 x i32> @llvm.riscv.sf.vc.v.fvw.nxv1i32.iXLen.nxv1i16.f16.iXLen(iXLen 1, <vscale x 1 x i32> %vd, <vscale x 1 x i16> %vs2, half %fs1, iXLen %vl)
2004   ret <vscale x 1 x i32> %0
2005 }
2006
2007 declare <vscale x 1 x i32> @llvm.riscv.sf.vc.v.fvw.nxv1i32.iXLen.nxv1i16.f16.iXLen(iXLen, <vscale x 1 x i32>, <vscale x 1 x i16>, half, iXLen)
2008
2009 define <vscale x 2 x i32> @test_sf_vc_v_fvw_e16mf2(<vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, half %fs1, iXLen %vl) {
2010 ; CHECK-LABEL: test_sf_vc_v_fvw_e16mf2:
2011 ; CHECK:       # %bb.0: # %entry
2012 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, tu, ma
2013 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v9, fa0
2014 ; CHECK-NEXT:    ret
2015 entry:
2016   %0 = tail call <vscale x 2 x i32> @llvm.riscv.sf.vc.v.fvw.nxv2i32.iXLen.nxv2i16.f16.iXLen(iXLen 1, <vscale x 2 x i32> %vd, <vscale x 2 x i16> %vs2, half %fs1, iXLen %vl)
2017   ret <vscale x 2 x i32> %0
2018 }
2019
2020 declare <vscale x 2 x i32> @llvm.riscv.sf.vc.v.fvw.nxv2i32.iXLen.nxv2i16.f16.iXLen(iXLen, <vscale x 2 x i32>, <vscale x 2 x i16>, half, iXLen)
2021
2022 define <vscale x 4 x i32> @test_sf_vc_v_fvw_e16m1(<vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, half %fs1, iXLen %vl) {
2023 ; CHECK-LABEL: test_sf_vc_v_fvw_e16m1:
2024 ; CHECK:       # %bb.0: # %entry
2025 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, tu, ma
2026 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v10, fa0
2027 ; CHECK-NEXT:    ret
2028 entry:
2029   %0 = tail call <vscale x 4 x i32> @llvm.riscv.sf.vc.v.fvw.nxv4i32.iXLen.nxv4i16.f16.iXLen(iXLen 1, <vscale x 4 x i32> %vd, <vscale x 4 x i16> %vs2, half %fs1, iXLen %vl)
2030   ret <vscale x 4 x i32> %0
2031 }
2032
2033 declare <vscale x 4 x i32> @llvm.riscv.sf.vc.v.fvw.nxv4i32.iXLen.nxv4i16.f16.iXLen(iXLen, <vscale x 4 x i32>, <vscale x 4 x i16>, half, iXLen)
2034
2035 define <vscale x 8 x i32> @test_sf_vc_v_fvw_e16m2(<vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, half %fs1, iXLen %vl) {
2036 ; CHECK-LABEL: test_sf_vc_v_fvw_e16m2:
2037 ; CHECK:       # %bb.0: # %entry
2038 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, tu, ma
2039 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v12, fa0
2040 ; CHECK-NEXT:    ret
2041 entry:
2042   %0 = tail call <vscale x 8 x i32> @llvm.riscv.sf.vc.v.fvw.nxv8i32.iXLen.nxv8i16.f16.iXLen(iXLen 1, <vscale x 8 x i32> %vd, <vscale x 8 x i16> %vs2, half %fs1, iXLen %vl)
2043   ret <vscale x 8 x i32> %0
2044 }
2045
2046 declare <vscale x 8 x i32> @llvm.riscv.sf.vc.v.fvw.nxv8i32.iXLen.nxv8i16.f16.iXLen(iXLen, <vscale x 8 x i32>, <vscale x 8 x i16>, half, iXLen)
2047
2048 define <vscale x 16 x i32> @test_sf_vc_v_fvw_e16m4(<vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, half %fs1, iXLen %vl) {
2049 ; CHECK-LABEL: test_sf_vc_v_fvw_e16m4:
2050 ; CHECK:       # %bb.0: # %entry
2051 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, tu, ma
2052 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v16, fa0
2053 ; CHECK-NEXT:    ret
2054 entry:
2055   %0 = tail call <vscale x 16 x i32> @llvm.riscv.sf.vc.v.fvw.nxv16i32.iXLen.nxv16i16.f16.iXLen(iXLen 1, <vscale x 16 x i32> %vd, <vscale x 16 x i16> %vs2, half %fs1, iXLen %vl)
2056   ret <vscale x 16 x i32> %0
2057 }
2058
2059 declare <vscale x 16 x i32> @llvm.riscv.sf.vc.v.fvw.nxv16i32.iXLen.nxv16i16.f16.iXLen(iXLen, <vscale x 16 x i32>, <vscale x 16 x i16>, half, iXLen)
2060
2061 define <vscale x 1 x i64> @test_sf_vc_v_fvw_e32mf2(<vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, float %fs1, iXLen %vl) {
2062 ; CHECK-LABEL: test_sf_vc_v_fvw_e32mf2:
2063 ; CHECK:       # %bb.0: # %entry
2064 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, tu, ma
2065 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v9, fa0
2066 ; CHECK-NEXT:    ret
2067 entry:
2068   %0 = tail call <vscale x 1 x i64> @llvm.riscv.sf.vc.v.fvw.nxv1i64.iXLen.nxv1i32.f32.iXLen(iXLen 1, <vscale x 1 x i64> %vd, <vscale x 1 x i32> %vs2, float %fs1, iXLen %vl)
2069   ret <vscale x 1 x i64> %0
2070 }
2071
2072 declare <vscale x 1 x i64> @llvm.riscv.sf.vc.v.fvw.nxv1i64.iXLen.nxv1i32.f32.iXLen(iXLen, <vscale x 1 x i64>, <vscale x 1 x i32>, float, iXLen)
2073
2074 define <vscale x 2 x i64> @test_sf_vc_v_fvw_e32m1(<vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, float %fs1, iXLen %vl) {
2075 ; CHECK-LABEL: test_sf_vc_v_fvw_e32m1:
2076 ; CHECK:       # %bb.0: # %entry
2077 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, tu, ma
2078 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v10, fa0
2079 ; CHECK-NEXT:    ret
2080 entry:
2081   %0 = tail call <vscale x 2 x i64> @llvm.riscv.sf.vc.v.fvw.nxv2i64.iXLen.nxv2i32.f32.iXLen(iXLen 1, <vscale x 2 x i64> %vd, <vscale x 2 x i32> %vs2, float %fs1, iXLen %vl)
2082   ret <vscale x 2 x i64> %0
2083 }
2084
2085 declare <vscale x 2 x i64> @llvm.riscv.sf.vc.v.fvw.nxv2i64.iXLen.nxv2i32.f32.iXLen(iXLen, <vscale x 2 x i64>, <vscale x 2 x i32>, float, iXLen)
2086
2087 define <vscale x 4 x i64> @test_sf_vc_v_fvw_e32m2(<vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, float %fs1, iXLen %vl) {
2088 ; CHECK-LABEL: test_sf_vc_v_fvw_e32m2:
2089 ; CHECK:       # %bb.0: # %entry
2090 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, tu, ma
2091 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v12, fa0
2092 ; CHECK-NEXT:    ret
2093 entry:
2094   %0 = tail call <vscale x 4 x i64> @llvm.riscv.sf.vc.v.fvw.nxv4i64.iXLen.nxv4i32.f32.iXLen(iXLen 1, <vscale x 4 x i64> %vd, <vscale x 4 x i32> %vs2, float %fs1, iXLen %vl)
2095   ret <vscale x 4 x i64> %0
2096 }
2097
2098 declare <vscale x 4 x i64> @llvm.riscv.sf.vc.v.fvw.nxv4i64.iXLen.nxv4i32.f32.iXLen(iXLen, <vscale x 4 x i64>, <vscale x 4 x i32>, float, iXLen)
2099
2100 define <vscale x 8 x i64> @test_sf_vc_v_fvw_e32m4(<vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, float %fs1, iXLen %vl) {
2101 ; CHECK-LABEL: test_sf_vc_v_fvw_e32m4:
2102 ; CHECK:       # %bb.0: # %entry
2103 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, tu, ma
2104 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v16, fa0
2105 ; CHECK-NEXT:    ret
2106 entry:
2107   %0 = tail call <vscale x 8 x i64> @llvm.riscv.sf.vc.v.fvw.nxv8i64.iXLen.nxv8i32.f32.iXLen(iXLen 1, <vscale x 8 x i64> %vd, <vscale x 8 x i32> %vs2, float %fs1, iXLen %vl)
2108   ret <vscale x 8 x i64> %0
2109 }
2110
2111 declare <vscale x 8 x i64> @llvm.riscv.sf.vc.v.fvw.nxv8i64.iXLen.nxv8i32.f32.iXLen(iXLen, <vscale x 8 x i64>, <vscale x 8 x i32>, float, iXLen)
2112
2113 define void @test_f_sf_vc_vvw_se_e16mf4(<vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, <vscale x 1 x half> %vs1, iXLen %vl) {
2114 ; CHECK-LABEL: test_f_sf_vc_vvw_se_e16mf4:
2115 ; CHECK:       # %bb.0: # %entry
2116 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, ta, ma
2117 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v9, v10
2118 ; CHECK-NEXT:    ret
2119 entry:
2120   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv1f32.nxv1f16.nxv1f16.iXLen(iXLen 3, <vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, <vscale x 1 x half> %vs1, iXLen %vl)
2121   ret void
2122 }
2123
2124 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv1f32.nxv1f16.nxv1f16.iXLen(iXLen, <vscale x 1 x float>, <vscale x 1 x half>, <vscale x 1 x half>, iXLen)
2125
2126 define void @test_f_sf_vc_vvw_se_e16mf2(<vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, <vscale x 2 x half> %vs1, iXLen %vl) {
2127 ; CHECK-LABEL: test_f_sf_vc_vvw_se_e16mf2:
2128 ; CHECK:       # %bb.0: # %entry
2129 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
2130 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v9, v10
2131 ; CHECK-NEXT:    ret
2132 entry:
2133   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv2f32.nxv2f16.nxv2f16.iXLen(iXLen 3, <vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, <vscale x 2 x half> %vs1, iXLen %vl)
2134   ret void
2135 }
2136
2137 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv2f32.nxv2f16.nxv2f16.iXLen(iXLen, <vscale x 2 x float>, <vscale x 2 x half>, <vscale x 2 x half>, iXLen)
2138
2139 define void @test_f_sf_vc_vvw_se_e16m1(<vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, <vscale x 4 x half> %vs1, iXLen %vl) {
2140 ; CHECK-LABEL: test_f_sf_vc_vvw_se_e16m1:
2141 ; CHECK:       # %bb.0: # %entry
2142 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, ta, ma
2143 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v10, v11
2144 ; CHECK-NEXT:    ret
2145 entry:
2146   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv4f32.nxv4f16.nxv4f16.iXLen(iXLen 3, <vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, <vscale x 4 x half> %vs1, iXLen %vl)
2147   ret void
2148 }
2149
2150 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv4f32.nxv4f16.nxv4f16.iXLen(iXLen, <vscale x 4 x float>, <vscale x 4 x half>, <vscale x 4 x half>, iXLen)
2151
2152 define void @test_f_sf_vc_vvw_se_e16m2(<vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, <vscale x 8 x half> %vs1, iXLen %vl) {
2153 ; CHECK-LABEL: test_f_sf_vc_vvw_se_e16m2:
2154 ; CHECK:       # %bb.0: # %entry
2155 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, ta, ma
2156 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v12, v14
2157 ; CHECK-NEXT:    ret
2158 entry:
2159   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv8f32.nxv8f16.nxv8f16.iXLen(iXLen 3, <vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, <vscale x 8 x half> %vs1, iXLen %vl)
2160   ret void
2161 }
2162
2163 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv8f32.nxv8f16.nxv8f16.iXLen(iXLen, <vscale x 8 x float>, <vscale x 8 x half>, <vscale x 8 x half>, iXLen)
2164
2165 define void @test_f_sf_vc_vvw_se_e16m4(<vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, <vscale x 16 x half> %vs1, iXLen %vl) {
2166 ; CHECK-LABEL: test_f_sf_vc_vvw_se_e16m4:
2167 ; CHECK:       # %bb.0: # %entry
2168 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, ta, ma
2169 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v16, v20
2170 ; CHECK-NEXT:    ret
2171 entry:
2172   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv16f32.nxv16f16.nxv16f16.iXLen(iXLen 3, <vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, <vscale x 16 x half> %vs1, iXLen %vl)
2173   ret void
2174 }
2175
2176 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv16f32.nxv16f16.nxv16f16.iXLen(iXLen, <vscale x 16 x float>, <vscale x 16 x half>, <vscale x 16 x half>, iXLen)
2177
2178 define void @test_f_sf_vc_vvw_se_e32mf2(<vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, <vscale x 1 x float> %vs1, iXLen %vl) {
2179 ; CHECK-LABEL: test_f_sf_vc_vvw_se_e32mf2:
2180 ; CHECK:       # %bb.0: # %entry
2181 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, ta, ma
2182 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v9, v10
2183 ; CHECK-NEXT:    ret
2184 entry:
2185   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv1f64.nxv1f32.nxv1f32.iXLen(iXLen 3, <vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, <vscale x 1 x float> %vs1, iXLen %vl)
2186   ret void
2187 }
2188
2189 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv1f64.nxv1f32.nxv1f32.iXLen(iXLen, <vscale x 1 x double>, <vscale x 1 x float>, <vscale x 1 x float>, iXLen)
2190
2191 define void @test_f_sf_vc_vvw_se_e32m1(<vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, <vscale x 2 x float> %vs1, iXLen %vl) {
2192 ; CHECK-LABEL: test_f_sf_vc_vvw_se_e32m1:
2193 ; CHECK:       # %bb.0: # %entry
2194 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
2195 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v10, v11
2196 ; CHECK-NEXT:    ret
2197 entry:
2198   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv2f64.nxv2f32.nxv2f32.iXLen(iXLen 3, <vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, <vscale x 2 x float> %vs1, iXLen %vl)
2199   ret void
2200 }
2201
2202 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv2f64.nxv2f32.nxv2f32.iXLen(iXLen, <vscale x 2 x double>, <vscale x 2 x float>, <vscale x 2 x float>, iXLen)
2203
2204 define void @test_f_sf_vc_vvw_se_e32m2(<vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, <vscale x 4 x float> %vs1, iXLen %vl) {
2205 ; CHECK-LABEL: test_f_sf_vc_vvw_se_e32m2:
2206 ; CHECK:       # %bb.0: # %entry
2207 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
2208 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v12, v14
2209 ; CHECK-NEXT:    ret
2210 entry:
2211   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv4f64.nxv4f32.nxv4f32.iXLen(iXLen 3, <vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, <vscale x 4 x float> %vs1, iXLen %vl)
2212   ret void
2213 }
2214
2215 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv4f64.nxv4f32.nxv4f32.iXLen(iXLen, <vscale x 4 x double>, <vscale x 4 x float>, <vscale x 4 x float>, iXLen)
2216
2217 define void @test_f_sf_vc_vvw_se_e32m4(<vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, <vscale x 8 x float> %vs1, iXLen %vl) {
2218 ; CHECK-LABEL: test_f_sf_vc_vvw_se_e32m4:
2219 ; CHECK:       # %bb.0: # %entry
2220 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, ta, ma
2221 ; CHECK-NEXT:    sf.vc.vvw 3, v8, v16, v20
2222 ; CHECK-NEXT:    ret
2223 entry:
2224   tail call void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv8f64.nxv8f32.nxv8f32.iXLen(iXLen 3, <vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, <vscale x 8 x float> %vs1, iXLen %vl)
2225   ret void
2226 }
2227
2228 declare void @llvm.riscv.sf.vc.vvw.se.iXLen.nxv8f64.nxv8f32.nxv8f32.iXLen(iXLen, <vscale x 8 x double>, <vscale x 8 x float>, <vscale x 8 x float>, iXLen)
2229
2230 define <vscale x 1 x float> @test_f_sf_vc_v_vvw_se_e16mf4(<vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, <vscale x 1 x half> %vs1, iXLen %vl) {
2231 ; CHECK-LABEL: test_f_sf_vc_v_vvw_se_e16mf4:
2232 ; CHECK:       # %bb.0: # %entry
2233 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, tu, ma
2234 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v9, v10
2235 ; CHECK-NEXT:    ret
2236 entry:
2237   %0 = tail call <vscale x 1 x float> @llvm.riscv.sf.vc.v.vvw.se.nxv1f32.iXLen.nxv1f16.nxv1f16.iXLen(iXLen 3, <vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, <vscale x 1 x half> %vs1, iXLen %vl)
2238   ret <vscale x 1 x float> %0
2239 }
2240
2241 declare <vscale x 1 x float> @llvm.riscv.sf.vc.v.vvw.se.nxv1f32.iXLen.nxv1f16.nxv1f16.iXLen(iXLen, <vscale x 1 x float>, <vscale x 1 x half>, <vscale x 1 x half>, iXLen)
2242
2243 define <vscale x 2 x float> @test_f_sf_vc_v_vvw_se_e16mf2(<vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, <vscale x 2 x half> %vs1, iXLen %vl) {
2244 ; CHECK-LABEL: test_f_sf_vc_v_vvw_se_e16mf2:
2245 ; CHECK:       # %bb.0: # %entry
2246 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, tu, ma
2247 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v9, v10
2248 ; CHECK-NEXT:    ret
2249 entry:
2250   %0 = tail call <vscale x 2 x float> @llvm.riscv.sf.vc.v.vvw.se.nxv2f32.iXLen.nxv2f16.nxv2f16.iXLen(iXLen 3, <vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, <vscale x 2 x half> %vs1, iXLen %vl)
2251   ret <vscale x 2 x float> %0
2252 }
2253
2254 declare <vscale x 2 x float> @llvm.riscv.sf.vc.v.vvw.se.nxv2f32.iXLen.nxv2f16.nxv2f16.iXLen(iXLen, <vscale x 2 x float>, <vscale x 2 x half>, <vscale x 2 x half>, iXLen)
2255
2256 define <vscale x 4 x float> @test_f_sf_vc_v_vvw_se_e16m1(<vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, <vscale x 4 x half> %vs1, iXLen %vl) {
2257 ; CHECK-LABEL: test_f_sf_vc_v_vvw_se_e16m1:
2258 ; CHECK:       # %bb.0: # %entry
2259 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, tu, ma
2260 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v10, v11
2261 ; CHECK-NEXT:    ret
2262 entry:
2263   %0 = tail call <vscale x 4 x float> @llvm.riscv.sf.vc.v.vvw.se.nxv4f32.iXLen.nxv4f16.nxv4f16.iXLen(iXLen 3, <vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, <vscale x 4 x half> %vs1, iXLen %vl)
2264   ret <vscale x 4 x float> %0
2265 }
2266
2267 declare <vscale x 4 x float> @llvm.riscv.sf.vc.v.vvw.se.nxv4f32.iXLen.nxv4f16.nxv4f16.iXLen(iXLen, <vscale x 4 x float>, <vscale x 4 x half>, <vscale x 4 x half>, iXLen)
2268
2269 define <vscale x 8 x float> @test_f_sf_vc_v_vvw_se_e16m2(<vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, <vscale x 8 x half> %vs1, iXLen %vl) {
2270 ; CHECK-LABEL: test_f_sf_vc_v_vvw_se_e16m2:
2271 ; CHECK:       # %bb.0: # %entry
2272 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, tu, ma
2273 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v12, v14
2274 ; CHECK-NEXT:    ret
2275 entry:
2276   %0 = tail call <vscale x 8 x float> @llvm.riscv.sf.vc.v.vvw.se.nxv8f32.iXLen.nxv8f16.nxv8f16.iXLen(iXLen 3, <vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, <vscale x 8 x half> %vs1, iXLen %vl)
2277   ret <vscale x 8 x float> %0
2278 }
2279
2280 declare <vscale x 8 x float> @llvm.riscv.sf.vc.v.vvw.se.nxv8f32.iXLen.nxv8f16.nxv8f16.iXLen(iXLen, <vscale x 8 x float>, <vscale x 8 x half>, <vscale x 8 x half>, iXLen)
2281
2282 define <vscale x 16 x float> @test_f_sf_vc_v_vvw_se_e16m4(<vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, <vscale x 16 x half> %vs1, iXLen %vl) {
2283 ; CHECK-LABEL: test_f_sf_vc_v_vvw_se_e16m4:
2284 ; CHECK:       # %bb.0: # %entry
2285 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, tu, ma
2286 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v16, v20
2287 ; CHECK-NEXT:    ret
2288 entry:
2289   %0 = tail call <vscale x 16 x float> @llvm.riscv.sf.vc.v.vvw.se.nxv16f32.iXLen.nxv16f16.nxv16f16.iXLen(iXLen 3, <vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, <vscale x 16 x half> %vs1, iXLen %vl)
2290   ret <vscale x 16 x float> %0
2291 }
2292
2293 declare <vscale x 16 x float> @llvm.riscv.sf.vc.v.vvw.se.nxv16f32.iXLen.nxv16f16.nxv16f16.iXLen(iXLen, <vscale x 16 x float>, <vscale x 16 x half>, <vscale x 16 x half>, iXLen)
2294
2295 define <vscale x 1 x double> @test_f_sf_vc_v_vvw_se_e32mf2(<vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, <vscale x 1 x float> %vs1, iXLen %vl) {
2296 ; CHECK-LABEL: test_f_sf_vc_v_vvw_se_e32mf2:
2297 ; CHECK:       # %bb.0: # %entry
2298 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, tu, ma
2299 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v9, v10
2300 ; CHECK-NEXT:    ret
2301 entry:
2302   %0 = tail call <vscale x 1 x double> @llvm.riscv.sf.vc.v.vvw.se.nxv1f64.iXLen.nxv1f32.nxv1f32.iXLen(iXLen 3, <vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, <vscale x 1 x float> %vs1, iXLen %vl)
2303   ret <vscale x 1 x double> %0
2304 }
2305
2306 declare <vscale x 1 x double> @llvm.riscv.sf.vc.v.vvw.se.nxv1f64.iXLen.nxv1f32.nxv1f32.iXLen(iXLen, <vscale x 1 x double>, <vscale x 1 x float>, <vscale x 1 x float>, iXLen)
2307
2308 define <vscale x 2 x double> @test_f_sf_vc_v_vvw_se_e32m1(<vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, <vscale x 2 x float> %vs1, iXLen %vl) {
2309 ; CHECK-LABEL: test_f_sf_vc_v_vvw_se_e32m1:
2310 ; CHECK:       # %bb.0: # %entry
2311 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, tu, ma
2312 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v10, v11
2313 ; CHECK-NEXT:    ret
2314 entry:
2315   %0 = tail call <vscale x 2 x double> @llvm.riscv.sf.vc.v.vvw.se.nxv2f64.iXLen.nxv2f32.nxv2f32.iXLen(iXLen 3, <vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, <vscale x 2 x float> %vs1, iXLen %vl)
2316   ret <vscale x 2 x double> %0
2317 }
2318
2319 declare <vscale x 2 x double> @llvm.riscv.sf.vc.v.vvw.se.nxv2f64.iXLen.nxv2f32.nxv2f32.iXLen(iXLen, <vscale x 2 x double>, <vscale x 2 x float>, <vscale x 2 x float>, iXLen)
2320
2321 define <vscale x 4 x double> @test_f_sf_vc_v_vvw_se_e32m2(<vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, <vscale x 4 x float> %vs1, iXLen %vl) {
2322 ; CHECK-LABEL: test_f_sf_vc_v_vvw_se_e32m2:
2323 ; CHECK:       # %bb.0: # %entry
2324 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, tu, ma
2325 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v12, v14
2326 ; CHECK-NEXT:    ret
2327 entry:
2328   %0 = tail call <vscale x 4 x double> @llvm.riscv.sf.vc.v.vvw.se.nxv4f64.iXLen.nxv4f32.nxv4f32.iXLen(iXLen 3, <vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, <vscale x 4 x float> %vs1, iXLen %vl)
2329   ret <vscale x 4 x double> %0
2330 }
2331
2332 declare <vscale x 4 x double> @llvm.riscv.sf.vc.v.vvw.se.nxv4f64.iXLen.nxv4f32.nxv4f32.iXLen(iXLen, <vscale x 4 x double>, <vscale x 4 x float>, <vscale x 4 x float>, iXLen)
2333
2334 define <vscale x 8 x double> @test_f_sf_vc_v_vvw_se_e32m4(<vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, <vscale x 8 x float> %vs1, iXLen %vl) {
2335 ; CHECK-LABEL: test_f_sf_vc_v_vvw_se_e32m4:
2336 ; CHECK:       # %bb.0: # %entry
2337 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, tu, ma
2338 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v16, v20
2339 ; CHECK-NEXT:    ret
2340 entry:
2341   %0 = tail call <vscale x 8 x double> @llvm.riscv.sf.vc.v.vvw.se.nxv8f64.iXLen.nxv8f32.nxv8f32.iXLen(iXLen 3, <vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, <vscale x 8 x float> %vs1, iXLen %vl)
2342   ret <vscale x 8 x double> %0
2343 }
2344
2345 declare <vscale x 8 x double> @llvm.riscv.sf.vc.v.vvw.se.nxv8f64.iXLen.nxv8f32.nxv8f32.iXLen(iXLen, <vscale x 8 x double>, <vscale x 8 x float>, <vscale x 8 x float>, iXLen)
2346
2347 define <vscale x 1 x float> @test_f_sf_vc_v_vvw_e16mf4(<vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, <vscale x 1 x half> %vs1, iXLen %vl) {
2348 ; CHECK-LABEL: test_f_sf_vc_v_vvw_e16mf4:
2349 ; CHECK:       # %bb.0: # %entry
2350 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, tu, ma
2351 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v9, v10
2352 ; CHECK-NEXT:    ret
2353 entry:
2354   %0 = tail call <vscale x 1 x float> @llvm.riscv.sf.vc.v.vvw.nxv1f32.iXLen.nxv1f16.nxv1f16.iXLen(iXLen 3, <vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, <vscale x 1 x half> %vs1, iXLen %vl)
2355   ret <vscale x 1 x float> %0
2356 }
2357
2358 declare <vscale x 1 x float> @llvm.riscv.sf.vc.v.vvw.nxv1f32.iXLen.nxv1f16.nxv1f16.iXLen(iXLen, <vscale x 1 x float>, <vscale x 1 x half>, <vscale x 1 x half>, iXLen)
2359
2360 define <vscale x 2 x float> @test_f_sf_vc_v_vvw_e16mf2(<vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, <vscale x 2 x half> %vs1, iXLen %vl) {
2361 ; CHECK-LABEL: test_f_sf_vc_v_vvw_e16mf2:
2362 ; CHECK:       # %bb.0: # %entry
2363 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, tu, ma
2364 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v9, v10
2365 ; CHECK-NEXT:    ret
2366 entry:
2367   %0 = tail call <vscale x 2 x float> @llvm.riscv.sf.vc.v.vvw.nxv2f32.iXLen.nxv2f16.nxv2f16.iXLen(iXLen 3, <vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, <vscale x 2 x half> %vs1, iXLen %vl)
2368   ret <vscale x 2 x float> %0
2369 }
2370
2371 declare <vscale x 2 x float> @llvm.riscv.sf.vc.v.vvw.nxv2f32.iXLen.nxv2f16.nxv2f16.iXLen(iXLen, <vscale x 2 x float>, <vscale x 2 x half>, <vscale x 2 x half>, iXLen)
2372
2373 define <vscale x 4 x float> @test_f_sf_vc_v_vvw_e16m1(<vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, <vscale x 4 x half> %vs1, iXLen %vl) {
2374 ; CHECK-LABEL: test_f_sf_vc_v_vvw_e16m1:
2375 ; CHECK:       # %bb.0: # %entry
2376 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, tu, ma
2377 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v10, v11
2378 ; CHECK-NEXT:    ret
2379 entry:
2380   %0 = tail call <vscale x 4 x float> @llvm.riscv.sf.vc.v.vvw.nxv4f32.iXLen.nxv4f16.nxv4f16.iXLen(iXLen 3, <vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, <vscale x 4 x half> %vs1, iXLen %vl)
2381   ret <vscale x 4 x float> %0
2382 }
2383
2384 declare <vscale x 4 x float> @llvm.riscv.sf.vc.v.vvw.nxv4f32.iXLen.nxv4f16.nxv4f16.iXLen(iXLen, <vscale x 4 x float>, <vscale x 4 x half>, <vscale x 4 x half>, iXLen)
2385
2386 define <vscale x 8 x float> @test_f_sf_vc_v_vvw_e16m2(<vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, <vscale x 8 x half> %vs1, iXLen %vl) {
2387 ; CHECK-LABEL: test_f_sf_vc_v_vvw_e16m2:
2388 ; CHECK:       # %bb.0: # %entry
2389 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, tu, ma
2390 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v12, v14
2391 ; CHECK-NEXT:    ret
2392 entry:
2393   %0 = tail call <vscale x 8 x float> @llvm.riscv.sf.vc.v.vvw.nxv8f32.iXLen.nxv8f16.nxv8f16.iXLen(iXLen 3, <vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, <vscale x 8 x half> %vs1, iXLen %vl)
2394   ret <vscale x 8 x float> %0
2395 }
2396
2397 declare <vscale x 8 x float> @llvm.riscv.sf.vc.v.vvw.nxv8f32.iXLen.nxv8f16.nxv8f16.iXLen(iXLen, <vscale x 8 x float>, <vscale x 8 x half>, <vscale x 8 x half>, iXLen)
2398
2399 define <vscale x 16 x float> @test_f_sf_vc_v_vvw_e16m4(<vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, <vscale x 16 x half> %vs1, iXLen %vl) {
2400 ; CHECK-LABEL: test_f_sf_vc_v_vvw_e16m4:
2401 ; CHECK:       # %bb.0: # %entry
2402 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, tu, ma
2403 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v16, v20
2404 ; CHECK-NEXT:    ret
2405 entry:
2406   %0 = tail call <vscale x 16 x float> @llvm.riscv.sf.vc.v.vvw.nxv16f32.iXLen.nxv16f16.nxv16f16.iXLen(iXLen 3, <vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, <vscale x 16 x half> %vs1, iXLen %vl)
2407   ret <vscale x 16 x float> %0
2408 }
2409
2410 declare <vscale x 16 x float> @llvm.riscv.sf.vc.v.vvw.nxv16f32.iXLen.nxv16f16.nxv16f16.iXLen(iXLen, <vscale x 16 x float>, <vscale x 16 x half>, <vscale x 16 x half>, iXLen)
2411
2412 define <vscale x 1 x double> @test_f_sf_vc_v_vvw_e32mf2(<vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, <vscale x 1 x float> %vs1, iXLen %vl) {
2413 ; CHECK-LABEL: test_f_sf_vc_v_vvw_e32mf2:
2414 ; CHECK:       # %bb.0: # %entry
2415 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, tu, ma
2416 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v9, v10
2417 ; CHECK-NEXT:    ret
2418 entry:
2419   %0 = tail call <vscale x 1 x double> @llvm.riscv.sf.vc.v.vvw.nxv1f64.iXLen.nxv1f32.nxv1f32.iXLen(iXLen 3, <vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, <vscale x 1 x float> %vs1, iXLen %vl)
2420   ret <vscale x 1 x double> %0
2421 }
2422
2423 declare <vscale x 1 x double> @llvm.riscv.sf.vc.v.vvw.nxv1f64.iXLen.nxv1f32.nxv1f32.iXLen(iXLen, <vscale x 1 x double>, <vscale x 1 x float>, <vscale x 1 x float>, iXLen)
2424
2425 define <vscale x 2 x double> @test_f_sf_vc_v_vvw_e32m1(<vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, <vscale x 2 x float> %vs1, iXLen %vl) {
2426 ; CHECK-LABEL: test_f_sf_vc_v_vvw_e32m1:
2427 ; CHECK:       # %bb.0: # %entry
2428 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, tu, ma
2429 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v10, v11
2430 ; CHECK-NEXT:    ret
2431 entry:
2432   %0 = tail call <vscale x 2 x double> @llvm.riscv.sf.vc.v.vvw.nxv2f64.iXLen.nxv2f32.nxv2f32.iXLen(iXLen 3, <vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, <vscale x 2 x float> %vs1, iXLen %vl)
2433   ret <vscale x 2 x double> %0
2434 }
2435
2436 declare <vscale x 2 x double> @llvm.riscv.sf.vc.v.vvw.nxv2f64.iXLen.nxv2f32.nxv2f32.iXLen(iXLen, <vscale x 2 x double>, <vscale x 2 x float>, <vscale x 2 x float>, iXLen)
2437
2438 define <vscale x 4 x double> @test_f_sf_vc_v_vvw_e32m2(<vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, <vscale x 4 x float> %vs1, iXLen %vl) {
2439 ; CHECK-LABEL: test_f_sf_vc_v_vvw_e32m2:
2440 ; CHECK:       # %bb.0: # %entry
2441 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, tu, ma
2442 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v12, v14
2443 ; CHECK-NEXT:    ret
2444 entry:
2445   %0 = tail call <vscale x 4 x double> @llvm.riscv.sf.vc.v.vvw.nxv4f64.iXLen.nxv4f32.nxv4f32.iXLen(iXLen 3, <vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, <vscale x 4 x float> %vs1, iXLen %vl)
2446   ret <vscale x 4 x double> %0
2447 }
2448
2449 declare <vscale x 4 x double> @llvm.riscv.sf.vc.v.vvw.nxv4f64.iXLen.nxv4f32.nxv4f32.iXLen(iXLen, <vscale x 4 x double>, <vscale x 4 x float>, <vscale x 4 x float>, iXLen)
2450
2451 define <vscale x 8 x double> @test_f_sf_vc_v_vvw_e32m4(<vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, <vscale x 8 x float> %vs1, iXLen %vl) {
2452 ; CHECK-LABEL: test_f_sf_vc_v_vvw_e32m4:
2453 ; CHECK:       # %bb.0: # %entry
2454 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, tu, ma
2455 ; CHECK-NEXT:    sf.vc.v.vvw 3, v8, v16, v20
2456 ; CHECK-NEXT:    ret
2457 entry:
2458   %0 = tail call <vscale x 8 x double> @llvm.riscv.sf.vc.v.vvw.nxv8f64.iXLen.nxv8f32.nxv8f32.iXLen(iXLen 3, <vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, <vscale x 8 x float> %vs1, iXLen %vl)
2459   ret <vscale x 8 x double> %0
2460 }
2461
2462 declare <vscale x 8 x double> @llvm.riscv.sf.vc.v.vvw.nxv8f64.iXLen.nxv8f32.nxv8f32.iXLen(iXLen, <vscale x 8 x double>, <vscale x 8 x float>, <vscale x 8 x float>, iXLen)
2463
2464 define void @test_f_sf_vc_xvw_se_e16mf4(<vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, i16 zeroext %rs1, iXLen %vl) {
2465 ; CHECK-LABEL: test_f_sf_vc_xvw_se_e16mf4:
2466 ; CHECK:       # %bb.0: # %entry
2467 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf4, ta, ma
2468 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v9, a0
2469 ; CHECK-NEXT:    ret
2470 entry:
2471   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv1f32.nxv1f16.i16.iXLen(iXLen 3, <vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, i16 %rs1, iXLen %vl)
2472   ret void
2473 }
2474
2475 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv1f32.nxv1f16.i16.iXLen(iXLen, <vscale x 1 x float>, <vscale x 1 x half>, i16, iXLen)
2476
2477 define void @test_f_sf_vc_xvw_se_e16mf2(<vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, i16 zeroext %rs1, iXLen %vl) {
2478 ; CHECK-LABEL: test_f_sf_vc_xvw_se_e16mf2:
2479 ; CHECK:       # %bb.0: # %entry
2480 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf2, ta, ma
2481 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v9, a0
2482 ; CHECK-NEXT:    ret
2483 entry:
2484   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv2f32.nxv2f16.i16.iXLen(iXLen 3, <vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, i16 %rs1, iXLen %vl)
2485   ret void
2486 }
2487
2488 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv2f32.nxv2f16.i16.iXLen(iXLen, <vscale x 2 x float>, <vscale x 2 x half>, i16, iXLen)
2489
2490 define void @test_f_sf_vc_xvw_se_e16m1(<vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, i16 zeroext %rs1, iXLen %vl) {
2491 ; CHECK-LABEL: test_f_sf_vc_xvw_se_e16m1:
2492 ; CHECK:       # %bb.0: # %entry
2493 ; CHECK-NEXT:    vsetvli zero, a1, e16, m1, ta, ma
2494 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v10, a0
2495 ; CHECK-NEXT:    ret
2496 entry:
2497   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv4f32.nxv4f16.i16.iXLen(iXLen 3, <vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, i16 %rs1, iXLen %vl)
2498   ret void
2499 }
2500
2501 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv4f32.nxv4f16.i16.iXLen(iXLen, <vscale x 4 x float>, <vscale x 4 x half>, i16, iXLen)
2502
2503 define void @test_f_sf_vc_xvw_se_e16m2(<vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, i16 zeroext %rs1, iXLen %vl) {
2504 ; CHECK-LABEL: test_f_sf_vc_xvw_se_e16m2:
2505 ; CHECK:       # %bb.0: # %entry
2506 ; CHECK-NEXT:    vsetvli zero, a1, e16, m2, ta, ma
2507 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v12, a0
2508 ; CHECK-NEXT:    ret
2509 entry:
2510   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv8f32.nxv8f16.i16.iXLen(iXLen 3, <vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, i16 %rs1, iXLen %vl)
2511   ret void
2512 }
2513
2514 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv8f32.nxv8f16.i16.iXLen(iXLen, <vscale x 8 x float>, <vscale x 8 x half>, i16, iXLen)
2515
2516 define void @test_f_sf_vc_xvw_se_e16m4(<vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, i16 zeroext %rs1, iXLen %vl) {
2517 ; CHECK-LABEL: test_f_sf_vc_xvw_se_e16m4:
2518 ; CHECK:       # %bb.0: # %entry
2519 ; CHECK-NEXT:    vsetvli zero, a1, e16, m4, ta, ma
2520 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v16, a0
2521 ; CHECK-NEXT:    ret
2522 entry:
2523   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv16f32.nxv16f16.i16.iXLen(iXLen 3, <vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, i16 %rs1, iXLen %vl)
2524   ret void
2525 }
2526
2527 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv16f32.nxv16f16.i16.iXLen(iXLen, <vscale x 16 x float>, <vscale x 16 x half>, i16, iXLen)
2528
2529 define void @test_f_sf_vc_xvw_se_e32mf2(<vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, i32 signext %rs1, iXLen %vl) {
2530 ; CHECK-LABEL: test_f_sf_vc_xvw_se_e32mf2:
2531 ; CHECK:       # %bb.0: # %entry
2532 ; CHECK-NEXT:    vsetvli zero, a1, e32, mf2, ta, ma
2533 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v9, a0
2534 ; CHECK-NEXT:    ret
2535 entry:
2536   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv1f64.nxv1f32.i32.iXLen(iXLen 3, <vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, i32 %rs1, iXLen %vl)
2537   ret void
2538 }
2539
2540 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv1f64.nxv1f32.i32.iXLen(iXLen, <vscale x 1 x double>, <vscale x 1 x float>, i32, iXLen)
2541
2542 define void @test_f_sf_vc_xvw_se_e32m1(<vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, i32 signext %rs1, iXLen %vl) {
2543 ; CHECK-LABEL: test_f_sf_vc_xvw_se_e32m1:
2544 ; CHECK:       # %bb.0: # %entry
2545 ; CHECK-NEXT:    vsetvli zero, a1, e32, m1, ta, ma
2546 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v10, a0
2547 ; CHECK-NEXT:    ret
2548 entry:
2549   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv2f64.nxv2f32.i32.iXLen(iXLen 3, <vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, i32 %rs1, iXLen %vl)
2550   ret void
2551 }
2552
2553 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv2f64.nxv2f32.i32.iXLen(iXLen, <vscale x 2 x double>, <vscale x 2 x float>, i32, iXLen)
2554
2555 define void @test_f_sf_vc_xvw_se_e32m2(<vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, i32 signext %rs1, iXLen %vl) {
2556 ; CHECK-LABEL: test_f_sf_vc_xvw_se_e32m2:
2557 ; CHECK:       # %bb.0: # %entry
2558 ; CHECK-NEXT:    vsetvli zero, a1, e32, m2, ta, ma
2559 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v12, a0
2560 ; CHECK-NEXT:    ret
2561 entry:
2562   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv4f64.nxv4f32.i32.iXLen(iXLen 3, <vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, i32 %rs1, iXLen %vl)
2563   ret void
2564 }
2565
2566 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv4f64.nxv4f32.i32.iXLen(iXLen, <vscale x 4 x double>, <vscale x 4 x float>, i32, iXLen)
2567
2568 define void @test_f_sf_vc_xvw_se_e32m4(<vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, i32 signext %rs1, iXLen %vl) {
2569 ; CHECK-LABEL: test_f_sf_vc_xvw_se_e32m4:
2570 ; CHECK:       # %bb.0: # %entry
2571 ; CHECK-NEXT:    vsetvli zero, a1, e32, m4, ta, ma
2572 ; CHECK-NEXT:    sf.vc.xvw 3, v8, v16, a0
2573 ; CHECK-NEXT:    ret
2574 entry:
2575   tail call void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv8f64.nxv8f32.i32.iXLen(iXLen 3, <vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, i32 %rs1, iXLen %vl)
2576   ret void
2577 }
2578
2579 declare void @llvm.riscv.sf.vc.xvw.se.iXLen.nxv8f64.nxv8f32.i32.iXLen(iXLen, <vscale x 8 x double>, <vscale x 8 x float>, i32, iXLen)
2580
2581 define <vscale x 1 x float> @test_f_sf_vc_v_xvw_se_e16mf4(<vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, i16 zeroext %rs1, iXLen %vl) {
2582 ; CHECK-LABEL: test_f_sf_vc_v_xvw_se_e16mf4:
2583 ; CHECK:       # %bb.0: # %entry
2584 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf4, tu, ma
2585 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v9, a0
2586 ; CHECK-NEXT:    ret
2587 entry:
2588   %0 = tail call <vscale x 1 x float> @llvm.riscv.sf.vc.v.xvw.se.nxv1f32.iXLen.nxv1f16.i16.iXLen(iXLen 3, <vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, i16 %rs1, iXLen %vl)
2589   ret <vscale x 1 x float> %0
2590 }
2591
2592 declare <vscale x 1 x float> @llvm.riscv.sf.vc.v.xvw.se.nxv1f32.iXLen.nxv1f16.i16.iXLen(iXLen, <vscale x 1 x float>, <vscale x 1 x half>, i16, iXLen)
2593
2594 define <vscale x 2 x float> @test_f_sf_vc_v_xvw_se_e16mf2(<vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, i16 zeroext %rs1, iXLen %vl) {
2595 ; CHECK-LABEL: test_f_sf_vc_v_xvw_se_e16mf2:
2596 ; CHECK:       # %bb.0: # %entry
2597 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf2, tu, ma
2598 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v9, a0
2599 ; CHECK-NEXT:    ret
2600 entry:
2601   %0 = tail call <vscale x 2 x float> @llvm.riscv.sf.vc.v.xvw.se.nxv2f32.iXLen.nxv2f16.i16.iXLen(iXLen 3, <vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, i16 %rs1, iXLen %vl)
2602   ret <vscale x 2 x float> %0
2603 }
2604
2605 declare <vscale x 2 x float> @llvm.riscv.sf.vc.v.xvw.se.nxv2f32.iXLen.nxv2f16.i16.iXLen(iXLen, <vscale x 2 x float>, <vscale x 2 x half>, i16, iXLen)
2606
2607 define <vscale x 4 x float> @test_f_sf_vc_v_xvw_se_e16m1(<vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, i16 zeroext %rs1, iXLen %vl) {
2608 ; CHECK-LABEL: test_f_sf_vc_v_xvw_se_e16m1:
2609 ; CHECK:       # %bb.0: # %entry
2610 ; CHECK-NEXT:    vsetvli zero, a1, e16, m1, tu, ma
2611 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v10, a0
2612 ; CHECK-NEXT:    ret
2613 entry:
2614   %0 = tail call <vscale x 4 x float> @llvm.riscv.sf.vc.v.xvw.se.nxv4f32.iXLen.nxv4f16.i16.iXLen(iXLen 3, <vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, i16 %rs1, iXLen %vl)
2615   ret <vscale x 4 x float> %0
2616 }
2617
2618 declare <vscale x 4 x float> @llvm.riscv.sf.vc.v.xvw.se.nxv4f32.iXLen.nxv4f16.i16.iXLen(iXLen, <vscale x 4 x float>, <vscale x 4 x half>, i16, iXLen)
2619
2620 define <vscale x 8 x float> @test_f_sf_vc_v_xvw_se_e16m2(<vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, i16 zeroext %rs1, iXLen %vl) {
2621 ; CHECK-LABEL: test_f_sf_vc_v_xvw_se_e16m2:
2622 ; CHECK:       # %bb.0: # %entry
2623 ; CHECK-NEXT:    vsetvli zero, a1, e16, m2, tu, ma
2624 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v12, a0
2625 ; CHECK-NEXT:    ret
2626 entry:
2627   %0 = tail call <vscale x 8 x float> @llvm.riscv.sf.vc.v.xvw.se.nxv8f32.iXLen.nxv8f16.i16.iXLen(iXLen 3, <vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, i16 %rs1, iXLen %vl)
2628   ret <vscale x 8 x float> %0
2629 }
2630
2631 declare <vscale x 8 x float> @llvm.riscv.sf.vc.v.xvw.se.nxv8f32.iXLen.nxv8f16.i16.iXLen(iXLen, <vscale x 8 x float>, <vscale x 8 x half>, i16, iXLen)
2632
2633 define <vscale x 16 x float> @test_f_sf_vc_v_xvw_se_e16m4(<vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, i16 zeroext %rs1, iXLen %vl) {
2634 ; CHECK-LABEL: test_f_sf_vc_v_xvw_se_e16m4:
2635 ; CHECK:       # %bb.0: # %entry
2636 ; CHECK-NEXT:    vsetvli zero, a1, e16, m4, tu, ma
2637 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v16, a0
2638 ; CHECK-NEXT:    ret
2639 entry:
2640   %0 = tail call <vscale x 16 x float> @llvm.riscv.sf.vc.v.xvw.se.nxv16f32.iXLen.nxv16f16.i16.iXLen(iXLen 3, <vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, i16 %rs1, iXLen %vl)
2641   ret <vscale x 16 x float> %0
2642 }
2643
2644 declare <vscale x 16 x float> @llvm.riscv.sf.vc.v.xvw.se.nxv16f32.iXLen.nxv16f16.i16.iXLen(iXLen, <vscale x 16 x float>, <vscale x 16 x half>, i16, iXLen)
2645
2646 define <vscale x 1 x double> @test_f_sf_vc_v_xvw_se_e32mf2(<vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, i32 signext %rs1, iXLen %vl) {
2647 ; CHECK-LABEL: test_f_sf_vc_v_xvw_se_e32mf2:
2648 ; CHECK:       # %bb.0: # %entry
2649 ; CHECK-NEXT:    vsetvli zero, a1, e32, mf2, tu, ma
2650 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v9, a0
2651 ; CHECK-NEXT:    ret
2652 entry:
2653   %0 = tail call <vscale x 1 x double> @llvm.riscv.sf.vc.v.xvw.se.nxv1f64.i32.nxv1f32.iXLen.iXLen(iXLen 3, <vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, i32 %rs1, iXLen %vl)
2654   ret <vscale x 1 x double> %0
2655 }
2656
2657 declare <vscale x 1 x double> @llvm.riscv.sf.vc.v.xvw.se.nxv1f64.i32.nxv1f32.iXLen.iXLen(iXLen, <vscale x 1 x double>, <vscale x 1 x float>, i32, iXLen)
2658
2659 define <vscale x 2 x double> @test_f_sf_vc_v_xvw_se_e32m1(<vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, i32 signext %rs1, iXLen %vl) {
2660 ; CHECK-LABEL: test_f_sf_vc_v_xvw_se_e32m1:
2661 ; CHECK:       # %bb.0: # %entry
2662 ; CHECK-NEXT:    vsetvli zero, a1, e32, m1, tu, ma
2663 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v10, a0
2664 ; CHECK-NEXT:    ret
2665 entry:
2666   %0 = tail call <vscale x 2 x double> @llvm.riscv.sf.vc.v.xvw.se.nxv2f64.i32.nxv2f32.iXLen.iXLen(iXLen 3, <vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, i32 %rs1, iXLen %vl)
2667   ret <vscale x 2 x double> %0
2668 }
2669
2670 declare <vscale x 2 x double> @llvm.riscv.sf.vc.v.xvw.se.nxv2f64.i32.nxv2f32.iXLen.iXLen(iXLen, <vscale x 2 x double>, <vscale x 2 x float>, i32, iXLen)
2671
2672 define <vscale x 4 x double> @test_f_sf_vc_v_xvw_se_e32m2(<vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, i32 signext %rs1, iXLen %vl) {
2673 ; CHECK-LABEL: test_f_sf_vc_v_xvw_se_e32m2:
2674 ; CHECK:       # %bb.0: # %entry
2675 ; CHECK-NEXT:    vsetvli zero, a1, e32, m2, tu, ma
2676 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v12, a0
2677 ; CHECK-NEXT:    ret
2678 entry:
2679   %0 = tail call <vscale x 4 x double> @llvm.riscv.sf.vc.v.xvw.se.nxv4f64.i32.nxv4f32.iXLen.iXLen(iXLen 3, <vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, i32 %rs1, iXLen %vl)
2680   ret <vscale x 4 x double> %0
2681 }
2682
2683 declare <vscale x 4 x double> @llvm.riscv.sf.vc.v.xvw.se.nxv4f64.i32.nxv4f32.iXLen.iXLen(iXLen, <vscale x 4 x double>, <vscale x 4 x float>, i32, iXLen)
2684
2685 define <vscale x 8 x double> @test_f_sf_vc_v_xvw_se_e32m4(<vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, i32 signext %rs1, iXLen %vl) {
2686 ; CHECK-LABEL: test_f_sf_vc_v_xvw_se_e32m4:
2687 ; CHECK:       # %bb.0: # %entry
2688 ; CHECK-NEXT:    vsetvli zero, a1, e32, m4, tu, ma
2689 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v16, a0
2690 ; CHECK-NEXT:    ret
2691 entry:
2692   %0 = tail call <vscale x 8 x double> @llvm.riscv.sf.vc.v.xvw.se.nxv8f64.i32.nxv8f32.iXLen.iXLen(iXLen 3, <vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, i32 %rs1, iXLen %vl)
2693   ret <vscale x 8 x double> %0
2694 }
2695
2696 declare <vscale x 8 x double> @llvm.riscv.sf.vc.v.xvw.se.nxv8f64.i32.nxv8f32.iXLen.iXLen(iXLen, <vscale x 8 x double>, <vscale x 8 x float>, i32, iXLen)
2697
2698 define <vscale x 1 x float> @test_f_sf_vc_v_xvw_e16mf4(<vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, i16 zeroext %rs1, iXLen %vl) {
2699 ; CHECK-LABEL: test_f_sf_vc_v_xvw_e16mf4:
2700 ; CHECK:       # %bb.0: # %entry
2701 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf4, tu, ma
2702 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v9, a0
2703 ; CHECK-NEXT:    ret
2704 entry:
2705   %0 = tail call <vscale x 1 x float> @llvm.riscv.sf.vc.v.xvw.nxv1f32.iXLen.nxv1f16.i16.iXLen(iXLen 3, <vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, i16 %rs1, iXLen %vl)
2706   ret <vscale x 1 x float> %0
2707 }
2708
2709 declare <vscale x 1 x float> @llvm.riscv.sf.vc.v.xvw.nxv1f32.iXLen.nxv1f16.i16.iXLen(iXLen, <vscale x 1 x float>, <vscale x 1 x half>, i16, iXLen)
2710
2711 define <vscale x 2 x float> @test_f_sf_vc_v_xvw_e16mf2(<vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, i16 zeroext %rs1, iXLen %vl) {
2712 ; CHECK-LABEL: test_f_sf_vc_v_xvw_e16mf2:
2713 ; CHECK:       # %bb.0: # %entry
2714 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf2, tu, ma
2715 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v9, a0
2716 ; CHECK-NEXT:    ret
2717 entry:
2718   %0 = tail call <vscale x 2 x float> @llvm.riscv.sf.vc.v.xvw.nxv2f32.iXLen.nxv2f16.i16.iXLen(iXLen 3, <vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, i16 %rs1, iXLen %vl)
2719   ret <vscale x 2 x float> %0
2720 }
2721
2722 declare <vscale x 2 x float> @llvm.riscv.sf.vc.v.xvw.nxv2f32.iXLen.nxv2f16.i16.iXLen(iXLen, <vscale x 2 x float>, <vscale x 2 x half>, i16, iXLen)
2723
2724 define <vscale x 4 x float> @test_f_sf_vc_v_xvw_e16m1(<vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, i16 zeroext %rs1, iXLen %vl) {
2725 ; CHECK-LABEL: test_f_sf_vc_v_xvw_e16m1:
2726 ; CHECK:       # %bb.0: # %entry
2727 ; CHECK-NEXT:    vsetvli zero, a1, e16, m1, tu, ma
2728 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v10, a0
2729 ; CHECK-NEXT:    ret
2730 entry:
2731   %0 = tail call <vscale x 4 x float> @llvm.riscv.sf.vc.v.xvw.nxv4f32.iXLen.nxv4f16.i16.iXLen(iXLen 3, <vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, i16 %rs1, iXLen %vl)
2732   ret <vscale x 4 x float> %0
2733 }
2734
2735 declare <vscale x 4 x float> @llvm.riscv.sf.vc.v.xvw.nxv4f32.iXLen.nxv4f16.i16.iXLen(iXLen, <vscale x 4 x float>, <vscale x 4 x half>, i16, iXLen)
2736
2737 define <vscale x 8 x float> @test_f_sf_vc_v_xvw_e16m2(<vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, i16 zeroext %rs1, iXLen %vl) {
2738 ; CHECK-LABEL: test_f_sf_vc_v_xvw_e16m2:
2739 ; CHECK:       # %bb.0: # %entry
2740 ; CHECK-NEXT:    vsetvli zero, a1, e16, m2, tu, ma
2741 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v12, a0
2742 ; CHECK-NEXT:    ret
2743 entry:
2744   %0 = tail call <vscale x 8 x float> @llvm.riscv.sf.vc.v.xvw.nxv8f32.iXLen.nxv8f16.i16.iXLen(iXLen 3, <vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, i16 %rs1, iXLen %vl)
2745   ret <vscale x 8 x float> %0
2746 }
2747
2748 declare <vscale x 8 x float> @llvm.riscv.sf.vc.v.xvw.nxv8f32.iXLen.nxv8f16.i16.iXLen(iXLen, <vscale x 8 x float>, <vscale x 8 x half>, i16, iXLen)
2749
2750 define <vscale x 16 x float> @test_f_sf_vc_v_xvw_e16m4(<vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, i16 zeroext %rs1, iXLen %vl) {
2751 ; CHECK-LABEL: test_f_sf_vc_v_xvw_e16m4:
2752 ; CHECK:       # %bb.0: # %entry
2753 ; CHECK-NEXT:    vsetvli zero, a1, e16, m4, tu, ma
2754 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v16, a0
2755 ; CHECK-NEXT:    ret
2756 entry:
2757   %0 = tail call <vscale x 16 x float> @llvm.riscv.sf.vc.v.xvw.nxv16f32.iXLen.nxv16f16.i16.iXLen(iXLen 3, <vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, i16 %rs1, iXLen %vl)
2758   ret <vscale x 16 x float> %0
2759 }
2760
2761 declare <vscale x 16 x float> @llvm.riscv.sf.vc.v.xvw.nxv16f32.iXLen.nxv16f16.i16.iXLen(iXLen, <vscale x 16 x float>, <vscale x 16 x half>, i16, iXLen)
2762
2763 define <vscale x 1 x double> @test_f_sf_vc_v_xvw_e32mf2(<vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, i32 signext %rs1, iXLen %vl) {
2764 ; CHECK-LABEL: test_f_sf_vc_v_xvw_e32mf2:
2765 ; CHECK:       # %bb.0: # %entry
2766 ; CHECK-NEXT:    vsetvli zero, a1, e32, mf2, tu, ma
2767 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v9, a0
2768 ; CHECK-NEXT:    ret
2769 entry:
2770   %0 = tail call <vscale x 1 x double> @llvm.riscv.sf.vc.v.xvw.nxv1f64.iXLen.nxv1f32.i32.iXLen(iXLen 3, <vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, i32 %rs1, iXLen %vl)
2771   ret <vscale x 1 x double> %0
2772 }
2773
2774 declare <vscale x 1 x double> @llvm.riscv.sf.vc.v.xvw.nxv1f64.iXLen.nxv1f32.i32.iXLen(iXLen, <vscale x 1 x double>, <vscale x 1 x float>, i32, iXLen)
2775
2776 define <vscale x 2 x double> @test_f_sf_vc_v_xvw_e32m1(<vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, i32 signext %rs1, iXLen %vl) {
2777 ; CHECK-LABEL: test_f_sf_vc_v_xvw_e32m1:
2778 ; CHECK:       # %bb.0: # %entry
2779 ; CHECK-NEXT:    vsetvli zero, a1, e32, m1, tu, ma
2780 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v10, a0
2781 ; CHECK-NEXT:    ret
2782 entry:
2783   %0 = tail call <vscale x 2 x double> @llvm.riscv.sf.vc.v.xvw.nxv2f64.iXLen.nxv2f32.i32.iXLen(iXLen 3, <vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, i32 %rs1, iXLen %vl)
2784   ret <vscale x 2 x double> %0
2785 }
2786
2787 declare <vscale x 2 x double> @llvm.riscv.sf.vc.v.xvw.nxv2f64.iXLen.nxv2f32.i32.iXLen(iXLen, <vscale x 2 x double>, <vscale x 2 x float>, i32, iXLen)
2788
2789 define <vscale x 4 x double> @test_f_sf_vc_v_xvw_e32m2(<vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, i32 signext %rs1, iXLen %vl) {
2790 ; CHECK-LABEL: test_f_sf_vc_v_xvw_e32m2:
2791 ; CHECK:       # %bb.0: # %entry
2792 ; CHECK-NEXT:    vsetvli zero, a1, e32, m2, tu, ma
2793 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v12, a0
2794 ; CHECK-NEXT:    ret
2795 entry:
2796   %0 = tail call <vscale x 4 x double> @llvm.riscv.sf.vc.v.xvw.nxv4f64.iXLen.nxv4f32.i32.iXLen(iXLen 3, <vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, i32 %rs1, iXLen %vl)
2797   ret <vscale x 4 x double> %0
2798 }
2799
2800 declare <vscale x 4 x double> @llvm.riscv.sf.vc.v.xvw.nxv4f64.iXLen.nxv4f32.i32.iXLen(iXLen, <vscale x 4 x double>, <vscale x 4 x float>, i32, iXLen)
2801
2802 define <vscale x 8 x double> @test_f_sf_vc_v_xvw_e32m4(<vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, i32 signext %rs1, iXLen %vl) {
2803 ; CHECK-LABEL: test_f_sf_vc_v_xvw_e32m4:
2804 ; CHECK:       # %bb.0: # %entry
2805 ; CHECK-NEXT:    vsetvli zero, a1, e32, m4, tu, ma
2806 ; CHECK-NEXT:    sf.vc.v.xvw 3, v8, v16, a0
2807 ; CHECK-NEXT:    ret
2808 entry:
2809   %0 = tail call <vscale x 8 x double> @llvm.riscv.sf.vc.v.xvw.nxv8f64.iXLen.nxv8f32.i32.iXLen(iXLen 3, <vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, i32 %rs1, iXLen %vl)
2810   ret <vscale x 8 x double> %0
2811 }
2812
2813 declare <vscale x 8 x double> @llvm.riscv.sf.vc.v.xvw.nxv8f64.iXLen.nxv8f32.i32.iXLen(iXLen, <vscale x 8 x double>, <vscale x 8 x float>, i32, iXLen)
2814
2815 define void @test_f_sf_vc_ivw_se_e16mf4(<vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, iXLen %vl) {
2816 ; CHECK-LABEL: test_f_sf_vc_ivw_se_e16mf4:
2817 ; CHECK:       # %bb.0: # %entry
2818 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, ta, ma
2819 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v9, 10
2820 ; CHECK-NEXT:    ret
2821 entry:
2822   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv1f32.nxv1f16.iXLen.iXLen(iXLen 3, <vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, iXLen 10, iXLen %vl)
2823   ret void
2824 }
2825
2826 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv1f32.nxv1f16.iXLen.iXLen(iXLen, <vscale x 1 x float>, <vscale x 1 x half>, iXLen, iXLen)
2827
2828 define void @test_f_sf_vc_ivw_se_e16mf2(<vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, iXLen %vl) {
2829 ; CHECK-LABEL: test_f_sf_vc_ivw_se_e16mf2:
2830 ; CHECK:       # %bb.0: # %entry
2831 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
2832 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v9, 10
2833 ; CHECK-NEXT:    ret
2834 entry:
2835   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv2f32.nxv2f16.iXLen.iXLen(iXLen 3, <vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, iXLen 10, iXLen %vl)
2836   ret void
2837 }
2838
2839 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv2f32.nxv2f16.iXLen.iXLen(iXLen, <vscale x 2 x float>, <vscale x 2 x half>, iXLen, iXLen)
2840
2841 define void @test_f_sf_vc_ivw_se_e16m1(<vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, iXLen %vl) {
2842 ; CHECK-LABEL: test_f_sf_vc_ivw_se_e16m1:
2843 ; CHECK:       # %bb.0: # %entry
2844 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, ta, ma
2845 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v10, 10
2846 ; CHECK-NEXT:    ret
2847 entry:
2848   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv4f32.nxv4f16.iXLen.iXLen(iXLen 3, <vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, iXLen 10, iXLen %vl)
2849   ret void
2850 }
2851
2852 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv4f32.nxv4f16.iXLen.iXLen(iXLen, <vscale x 4 x float>, <vscale x 4 x half>, iXLen, iXLen)
2853
2854 define void @test_f_sf_vc_ivw_se_e16m2(<vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, iXLen %vl) {
2855 ; CHECK-LABEL: test_f_sf_vc_ivw_se_e16m2:
2856 ; CHECK:       # %bb.0: # %entry
2857 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, ta, ma
2858 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v12, 10
2859 ; CHECK-NEXT:    ret
2860 entry:
2861   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv8f32.nxv8f16.iXLen.iXLen(iXLen 3, <vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, iXLen 10, iXLen %vl)
2862   ret void
2863 }
2864
2865 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv8f32.nxv8f16.iXLen.iXLen(iXLen, <vscale x 8 x float>, <vscale x 8 x half>, iXLen, iXLen)
2866
2867 define void @test_f_sf_vc_ivw_se_e16m4(<vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, iXLen %vl) {
2868 ; CHECK-LABEL: test_f_sf_vc_ivw_se_e16m4:
2869 ; CHECK:       # %bb.0: # %entry
2870 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, ta, ma
2871 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v16, 10
2872 ; CHECK-NEXT:    ret
2873 entry:
2874   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv16f32.nxv16f16.iXLen.iXLen(iXLen 3, <vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, iXLen 10, iXLen %vl)
2875   ret void
2876 }
2877
2878 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv16f32.nxv16f16.iXLen.iXLen(iXLen, <vscale x 16 x float>, <vscale x 16 x half>, iXLen, iXLen)
2879
2880 define void @test_f_sf_vc_ivw_se_e32mf2(<vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, iXLen %vl) {
2881 ; CHECK-LABEL: test_f_sf_vc_ivw_se_e32mf2:
2882 ; CHECK:       # %bb.0: # %entry
2883 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, ta, ma
2884 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v9, 10
2885 ; CHECK-NEXT:    ret
2886 entry:
2887   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv1f64.nxv1f32.iXLen.iXLen(iXLen 3, <vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, iXLen 10, iXLen %vl)
2888   ret void
2889 }
2890
2891 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv1f64.nxv1f32.iXLen.iXLen(iXLen, <vscale x 1 x double>, <vscale x 1 x float>, iXLen, iXLen)
2892
2893 define void @test_f_sf_vc_ivw_se_e32m1(<vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, iXLen %vl) {
2894 ; CHECK-LABEL: test_f_sf_vc_ivw_se_e32m1:
2895 ; CHECK:       # %bb.0: # %entry
2896 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
2897 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v10, 10
2898 ; CHECK-NEXT:    ret
2899 entry:
2900   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv2f64.nxv2f32.iXLen.iXLen(iXLen 3, <vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, iXLen 10, iXLen %vl)
2901   ret void
2902 }
2903
2904 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv2f64.nxv2f32.iXLen.iXLen(iXLen, <vscale x 2 x double>, <vscale x 2 x float>, iXLen, iXLen)
2905
2906 define void @test_f_sf_vc_ivw_se_e32m2(<vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, iXLen %vl) {
2907 ; CHECK-LABEL: test_f_sf_vc_ivw_se_e32m2:
2908 ; CHECK:       # %bb.0: # %entry
2909 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
2910 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v12, 10
2911 ; CHECK-NEXT:    ret
2912 entry:
2913   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv4f64.nxv4f32.iXLen.iXLen(iXLen 3, <vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, iXLen 10, iXLen %vl)
2914   ret void
2915 }
2916
2917 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv4f64.nxv4f32.iXLen.iXLen(iXLen, <vscale x 4 x double>, <vscale x 4 x float>, iXLen, iXLen)
2918
2919 define void @test_f_sf_vc_ivw_se_e32m4(<vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, iXLen %vl) {
2920 ; CHECK-LABEL: test_f_sf_vc_ivw_se_e32m4:
2921 ; CHECK:       # %bb.0: # %entry
2922 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, ta, ma
2923 ; CHECK-NEXT:    sf.vc.ivw 3, v8, v16, 10
2924 ; CHECK-NEXT:    ret
2925 entry:
2926   tail call void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv8f64.nxv8f32.iXLen.iXLen(iXLen 3, <vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, iXLen 10, iXLen %vl)
2927   ret void
2928 }
2929
2930 declare void @llvm.riscv.sf.vc.ivw.se.iXLen.nxv8f64.nxv8f32.iXLen.iXLen(iXLen, <vscale x 8 x double>, <vscale x 8 x float>, iXLen, iXLen)
2931
2932 define <vscale x 1 x float> @test_f_sf_vc_v_ivw_se_e16mf4(<vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, iXLen %vl) {
2933 ; CHECK-LABEL: test_f_sf_vc_v_ivw_se_e16mf4:
2934 ; CHECK:       # %bb.0: # %entry
2935 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, tu, ma
2936 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v9, 10
2937 ; CHECK-NEXT:    ret
2938 entry:
2939   %0 = tail call <vscale x 1 x float> @llvm.riscv.sf.vc.v.ivw.se.nxv1f32.iXLen.nxv1f16.iXLen.iXLen(iXLen 3, <vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, iXLen 10, iXLen %vl)
2940   ret <vscale x 1 x float> %0
2941 }
2942
2943 declare <vscale x 1 x float> @llvm.riscv.sf.vc.v.ivw.se.nxv1f32.iXLen.nxv1f16.iXLen.iXLen(iXLen, <vscale x 1 x float>, <vscale x 1 x half>, iXLen, iXLen)
2944
2945 define <vscale x 2 x float> @test_f_sf_vc_v_ivw_se_e16mf2(<vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, iXLen %vl) {
2946 ; CHECK-LABEL: test_f_sf_vc_v_ivw_se_e16mf2:
2947 ; CHECK:       # %bb.0: # %entry
2948 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, tu, ma
2949 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v9, 10
2950 ; CHECK-NEXT:    ret
2951 entry:
2952   %0 = tail call <vscale x 2 x float> @llvm.riscv.sf.vc.v.ivw.se.nxv2f32.iXLen.nxv2f16.iXLen.iXLen(iXLen 3, <vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, iXLen 10, iXLen %vl)
2953   ret <vscale x 2 x float> %0
2954 }
2955
2956 declare <vscale x 2 x float> @llvm.riscv.sf.vc.v.ivw.se.nxv2f32.iXLen.nxv2f16.iXLen.iXLen(iXLen, <vscale x 2 x float>, <vscale x 2 x half>, iXLen, iXLen)
2957
2958 define <vscale x 4 x float> @test_f_sf_vc_v_ivw_se_e16m1(<vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, iXLen %vl) {
2959 ; CHECK-LABEL: test_f_sf_vc_v_ivw_se_e16m1:
2960 ; CHECK:       # %bb.0: # %entry
2961 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, tu, ma
2962 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v10, 10
2963 ; CHECK-NEXT:    ret
2964 entry:
2965   %0 = tail call <vscale x 4 x float> @llvm.riscv.sf.vc.v.ivw.se.nxv4f32.iXLen.nxv4f16.iXLen.iXLen(iXLen 3, <vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, iXLen 10, iXLen %vl)
2966   ret <vscale x 4 x float> %0
2967 }
2968
2969 declare <vscale x 4 x float> @llvm.riscv.sf.vc.v.ivw.se.nxv4f32.iXLen.nxv4f16.iXLen.iXLen(iXLen, <vscale x 4 x float>, <vscale x 4 x half>, iXLen, iXLen)
2970
2971 define <vscale x 8 x float> @test_f_sf_vc_v_ivw_se_e16m2(<vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, iXLen %vl) {
2972 ; CHECK-LABEL: test_f_sf_vc_v_ivw_se_e16m2:
2973 ; CHECK:       # %bb.0: # %entry
2974 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, tu, ma
2975 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v12, 10
2976 ; CHECK-NEXT:    ret
2977 entry:
2978   %0 = tail call <vscale x 8 x float> @llvm.riscv.sf.vc.v.ivw.se.nxv8f32.iXLen.nxv8f16.iXLen.iXLen(iXLen 3, <vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, iXLen 10, iXLen %vl)
2979   ret <vscale x 8 x float> %0
2980 }
2981
2982 declare <vscale x 8 x float> @llvm.riscv.sf.vc.v.ivw.se.nxv8f32.iXLen.nxv8f16.iXLen.iXLen(iXLen, <vscale x 8 x float>, <vscale x 8 x half>, iXLen, iXLen)
2983
2984 define <vscale x 16 x float> @test_f_sf_vc_v_ivw_se_e16m4(<vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, iXLen %vl) {
2985 ; CHECK-LABEL: test_f_sf_vc_v_ivw_se_e16m4:
2986 ; CHECK:       # %bb.0: # %entry
2987 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, tu, ma
2988 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v16, 10
2989 ; CHECK-NEXT:    ret
2990 entry:
2991   %0 = tail call <vscale x 16 x float> @llvm.riscv.sf.vc.v.ivw.se.nxv16f32.iXLen.nxv16f16.iXLen.iXLen(iXLen 3, <vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, iXLen 10, iXLen %vl)
2992   ret <vscale x 16 x float> %0
2993 }
2994
2995 declare <vscale x 16 x float> @llvm.riscv.sf.vc.v.ivw.se.nxv16f32.iXLen.nxv16f16.iXLen.iXLen(iXLen, <vscale x 16 x float>, <vscale x 16 x half>, iXLen, iXLen)
2996
2997 define <vscale x 1 x double> @test_f_sf_vc_v_ivw_se_e32mf2(<vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, iXLen %vl) {
2998 ; CHECK-LABEL: test_f_sf_vc_v_ivw_se_e32mf2:
2999 ; CHECK:       # %bb.0: # %entry
3000 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, tu, ma
3001 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v9, 10
3002 ; CHECK-NEXT:    ret
3003 entry:
3004   %0 = tail call <vscale x 1 x double> @llvm.riscv.sf.vc.v.ivw.se.nxv1f64.iXLen.nxv1f32.iXLen.iXLen(iXLen 3, <vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, iXLen 10, iXLen %vl)
3005   ret <vscale x 1 x double> %0
3006 }
3007
3008 declare <vscale x 1 x double> @llvm.riscv.sf.vc.v.ivw.se.nxv1f64.iXLen.nxv1f32.iXLen.iXLen(iXLen, <vscale x 1 x double>, <vscale x 1 x float>, iXLen, iXLen)
3009
3010 define <vscale x 2 x double> @test_f_sf_vc_v_ivw_se_e32m1(<vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, iXLen %vl) {
3011 ; CHECK-LABEL: test_f_sf_vc_v_ivw_se_e32m1:
3012 ; CHECK:       # %bb.0: # %entry
3013 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, tu, ma
3014 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v10, 10
3015 ; CHECK-NEXT:    ret
3016 entry:
3017   %0 = tail call <vscale x 2 x double> @llvm.riscv.sf.vc.v.ivw.se.nxv2f64.iXLen.nxv2f32.iXLen.iXLen(iXLen 3, <vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, iXLen 10, iXLen %vl)
3018   ret <vscale x 2 x double> %0
3019 }
3020
3021 declare <vscale x 2 x double> @llvm.riscv.sf.vc.v.ivw.se.nxv2f64.iXLen.nxv2f32.iXLen.iXLen(iXLen, <vscale x 2 x double>, <vscale x 2 x float>, iXLen, iXLen)
3022
3023 define <vscale x 4 x double> @test_f_sf_vc_v_ivw_se_e32m2(<vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, iXLen %vl) {
3024 ; CHECK-LABEL: test_f_sf_vc_v_ivw_se_e32m2:
3025 ; CHECK:       # %bb.0: # %entry
3026 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, tu, ma
3027 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v12, 10
3028 ; CHECK-NEXT:    ret
3029 entry:
3030   %0 = tail call <vscale x 4 x double> @llvm.riscv.sf.vc.v.ivw.se.nxv4f64.iXLen.nxv4f32.iXLen.iXLen(iXLen 3, <vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, iXLen 10, iXLen %vl)
3031   ret <vscale x 4 x double> %0
3032 }
3033
3034 declare <vscale x 4 x double> @llvm.riscv.sf.vc.v.ivw.se.nxv4f64.iXLen.nxv4f32.iXLen.iXLen(iXLen, <vscale x 4 x double>, <vscale x 4 x float>, iXLen, iXLen)
3035
3036 define <vscale x 8 x double> @test_f_sf_vc_v_ivw_se_e32m4(<vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, iXLen %vl) {
3037 ; CHECK-LABEL: test_f_sf_vc_v_ivw_se_e32m4:
3038 ; CHECK:       # %bb.0: # %entry
3039 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, tu, ma
3040 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v16, 10
3041 ; CHECK-NEXT:    ret
3042 entry:
3043   %0 = tail call <vscale x 8 x double> @llvm.riscv.sf.vc.v.ivw.se.nxv8f64.iXLen.nxv8f32.iXLen.iXLen(iXLen 3, <vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, iXLen 10, iXLen %vl)
3044   ret <vscale x 8 x double> %0
3045 }
3046
3047 declare <vscale x 8 x double> @llvm.riscv.sf.vc.v.ivw.se.nxv8f64.iXLen.nxv8f32.iXLen.iXLen(iXLen, <vscale x 8 x double>, <vscale x 8 x float>, iXLen, iXLen)
3048
3049 define <vscale x 1 x float> @test_f_sf_vc_v_ivw_e16mf4(<vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, iXLen %vl) {
3050 ; CHECK-LABEL: test_f_sf_vc_v_ivw_e16mf4:
3051 ; CHECK:       # %bb.0: # %entry
3052 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, tu, ma
3053 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v9, 10
3054 ; CHECK-NEXT:    ret
3055 entry:
3056   %0 = tail call <vscale x 1 x float> @llvm.riscv.sf.vc.v.ivw.nxv1f32.iXLen.nxv1f16.iXLen.iXLen(iXLen 3, <vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, iXLen 10, iXLen %vl)
3057   ret <vscale x 1 x float> %0
3058 }
3059
3060 declare <vscale x 1 x float> @llvm.riscv.sf.vc.v.ivw.nxv1f32.iXLen.nxv1f16.iXLen.iXLen(iXLen, <vscale x 1 x float>, <vscale x 1 x half>, iXLen, iXLen)
3061
3062 define <vscale x 2 x float> @test_f_sf_vc_v_ivw_e16mf2(<vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, iXLen %vl) {
3063 ; CHECK-LABEL: test_f_sf_vc_v_ivw_e16mf2:
3064 ; CHECK:       # %bb.0: # %entry
3065 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, tu, ma
3066 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v9, 10
3067 ; CHECK-NEXT:    ret
3068 entry:
3069   %0 = tail call <vscale x 2 x float> @llvm.riscv.sf.vc.v.ivw.nxv2f32.iXLen.nxv2f16.iXLen.iXLen(iXLen 3, <vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, iXLen 10, iXLen %vl)
3070   ret <vscale x 2 x float> %0
3071 }
3072
3073 declare <vscale x 2 x float> @llvm.riscv.sf.vc.v.ivw.nxv2f32.iXLen.nxv2f16.iXLen.iXLen(iXLen, <vscale x 2 x float>, <vscale x 2 x half>, iXLen, iXLen)
3074
3075 define <vscale x 4 x float> @test_f_sf_vc_v_ivw_e16m1(<vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, iXLen %vl) {
3076 ; CHECK-LABEL: test_f_sf_vc_v_ivw_e16m1:
3077 ; CHECK:       # %bb.0: # %entry
3078 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, tu, ma
3079 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v10, 10
3080 ; CHECK-NEXT:    ret
3081 entry:
3082   %0 = tail call <vscale x 4 x float> @llvm.riscv.sf.vc.v.ivw.nxv4f32.iXLen.nxv4f16.iXLen.iXLen(iXLen 3, <vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, iXLen 10, iXLen %vl)
3083   ret <vscale x 4 x float> %0
3084 }
3085
3086 declare <vscale x 4 x float> @llvm.riscv.sf.vc.v.ivw.nxv4f32.iXLen.nxv4f16.iXLen.iXLen(iXLen, <vscale x 4 x float>, <vscale x 4 x half>, iXLen, iXLen)
3087
3088 define <vscale x 8 x float> @test_f_sf_vc_v_ivw_e16m2(<vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, iXLen %vl) {
3089 ; CHECK-LABEL: test_f_sf_vc_v_ivw_e16m2:
3090 ; CHECK:       # %bb.0: # %entry
3091 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, tu, ma
3092 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v12, 10
3093 ; CHECK-NEXT:    ret
3094 entry:
3095   %0 = tail call <vscale x 8 x float> @llvm.riscv.sf.vc.v.ivw.nxv8f32.iXLen.nxv8f16.iXLen.iXLen(iXLen 3, <vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, iXLen 10, iXLen %vl)
3096   ret <vscale x 8 x float> %0
3097 }
3098
3099 declare <vscale x 8 x float> @llvm.riscv.sf.vc.v.ivw.nxv8f32.iXLen.nxv8f16.iXLen.iXLen(iXLen, <vscale x 8 x float>, <vscale x 8 x half>, iXLen, iXLen)
3100
3101 define <vscale x 16 x float> @test_f_sf_vc_v_ivw_e16m4(<vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, iXLen %vl) {
3102 ; CHECK-LABEL: test_f_sf_vc_v_ivw_e16m4:
3103 ; CHECK:       # %bb.0: # %entry
3104 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, tu, ma
3105 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v16, 10
3106 ; CHECK-NEXT:    ret
3107 entry:
3108   %0 = tail call <vscale x 16 x float> @llvm.riscv.sf.vc.v.ivw.nxv16f32.iXLen.nxv16f16.iXLen.iXLen(iXLen 3, <vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, iXLen 10, iXLen %vl)
3109   ret <vscale x 16 x float> %0
3110 }
3111
3112 declare <vscale x 16 x float> @llvm.riscv.sf.vc.v.ivw.nxv16f32.iXLen.nxv16f16.iXLen.iXLen(iXLen, <vscale x 16 x float>, <vscale x 16 x half>, iXLen, iXLen)
3113
3114 define <vscale x 1 x double> @test_f_sf_vc_v_ivw_e32mf2(<vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, iXLen %vl) {
3115 ; CHECK-LABEL: test_f_sf_vc_v_ivw_e32mf2:
3116 ; CHECK:       # %bb.0: # %entry
3117 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, tu, ma
3118 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v9, 10
3119 ; CHECK-NEXT:    ret
3120 entry:
3121   %0 = tail call <vscale x 1 x double> @llvm.riscv.sf.vc.v.ivw.nxv1f64.iXLen.nxv1f32.iXLen.iXLen(iXLen 3, <vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, iXLen 10, iXLen %vl)
3122   ret <vscale x 1 x double> %0
3123 }
3124
3125 declare <vscale x 1 x double> @llvm.riscv.sf.vc.v.ivw.nxv1f64.iXLen.nxv1f32.iXLen.iXLen(iXLen, <vscale x 1 x double>, <vscale x 1 x float>, iXLen, iXLen)
3126
3127 define <vscale x 2 x double> @test_f_sf_vc_v_ivw_e32m1(<vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, iXLen %vl) {
3128 ; CHECK-LABEL: test_f_sf_vc_v_ivw_e32m1:
3129 ; CHECK:       # %bb.0: # %entry
3130 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, tu, ma
3131 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v10, 10
3132 ; CHECK-NEXT:    ret
3133 entry:
3134   %0 = tail call <vscale x 2 x double> @llvm.riscv.sf.vc.v.ivw.nxv2f64.iXLen.nxv2f32.iXLen.iXLen(iXLen 3, <vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, iXLen 10, iXLen %vl)
3135   ret <vscale x 2 x double> %0
3136 }
3137
3138 declare <vscale x 2 x double> @llvm.riscv.sf.vc.v.ivw.nxv2f64.iXLen.nxv2f32.iXLen.iXLen(iXLen, <vscale x 2 x double>, <vscale x 2 x float>, iXLen, iXLen)
3139
3140 define <vscale x 4 x double> @test_f_sf_vc_v_ivw_e32m2(<vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, iXLen %vl) {
3141 ; CHECK-LABEL: test_f_sf_vc_v_ivw_e32m2:
3142 ; CHECK:       # %bb.0: # %entry
3143 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, tu, ma
3144 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v12, 10
3145 ; CHECK-NEXT:    ret
3146 entry:
3147   %0 = tail call <vscale x 4 x double> @llvm.riscv.sf.vc.v.ivw.nxv4f64.iXLen.nxv4f32.iXLen.iXLen(iXLen 3, <vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, iXLen 10, iXLen %vl)
3148   ret <vscale x 4 x double> %0
3149 }
3150
3151 declare <vscale x 4 x double> @llvm.riscv.sf.vc.v.ivw.nxv4f64.iXLen.nxv4f32.iXLen.iXLen(iXLen, <vscale x 4 x double>, <vscale x 4 x float>, iXLen, iXLen)
3152
3153 define <vscale x 8 x double> @test_f_sf_vc_v_ivw_e32m4(<vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, iXLen %vl) {
3154 ; CHECK-LABEL: test_f_sf_vc_v_ivw_e32m4:
3155 ; CHECK:       # %bb.0: # %entry
3156 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, tu, ma
3157 ; CHECK-NEXT:    sf.vc.v.ivw 3, v8, v16, 10
3158 ; CHECK-NEXT:    ret
3159 entry:
3160   %0 = tail call <vscale x 8 x double> @llvm.riscv.sf.vc.v.ivw.nxv8f64.iXLen.nxv8f32.iXLen.iXLen(iXLen 3, <vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, iXLen 10, iXLen %vl)
3161   ret <vscale x 8 x double> %0
3162 }
3163
3164 declare <vscale x 8 x double> @llvm.riscv.sf.vc.v.ivw.nxv8f64.iXLen.nxv8f32.iXLen.iXLen(iXLen, <vscale x 8 x double>, <vscale x 8 x float>, iXLen, iXLen)
3165
3166 define void @test_f_sf_vc_fvw_se_e16mf4(<vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, half %fs1, iXLen %vl) {
3167 ; CHECK-LABEL: test_f_sf_vc_fvw_se_e16mf4:
3168 ; CHECK:       # %bb.0: # %entry
3169 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, ta, ma
3170 ; CHECK-NEXT:    sf.vc.fvw 1, v8, v9, fa0
3171 ; CHECK-NEXT:    ret
3172 entry:
3173   tail call void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv1f32.nxv1f16.f16.iXLen(iXLen 1, <vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, half %fs1, iXLen %vl)
3174   ret void
3175 }
3176
3177 declare void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv1f32.nxv1f16.f16.iXLen(iXLen, <vscale x 1 x float>, <vscale x 1 x half>, half, iXLen)
3178
3179 define void @test_f_sf_vc_fvw_se_e16mf2(<vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, half %fs1, iXLen %vl) {
3180 ; CHECK-LABEL: test_f_sf_vc_fvw_se_e16mf2:
3181 ; CHECK:       # %bb.0: # %entry
3182 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
3183 ; CHECK-NEXT:    sf.vc.fvw 1, v8, v9, fa0
3184 ; CHECK-NEXT:    ret
3185 entry:
3186   tail call void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv2f32.nxv2f16.f16.iXLen(iXLen 1, <vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, half %fs1, iXLen %vl)
3187   ret void
3188 }
3189
3190 declare void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv2f32.nxv2f16.f16.iXLen(iXLen, <vscale x 2 x float>, <vscale x 2 x half>, half, iXLen)
3191
3192 define void @test_f_sf_vc_fvw_se_e16m1(<vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, half %fs1, iXLen %vl) {
3193 ; CHECK-LABEL: test_f_sf_vc_fvw_se_e16m1:
3194 ; CHECK:       # %bb.0: # %entry
3195 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, ta, ma
3196 ; CHECK-NEXT:    sf.vc.fvw 1, v8, v10, fa0
3197 ; CHECK-NEXT:    ret
3198 entry:
3199   tail call void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv4f32.nxv4f16.f16.iXLen(iXLen 1, <vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, half %fs1, iXLen %vl)
3200   ret void
3201 }
3202
3203 declare void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv4f32.nxv4f16.f16.iXLen(iXLen, <vscale x 4 x float>, <vscale x 4 x half>, half, iXLen)
3204
3205 define void @test_f_sf_vc_fvw_se_e16m2(<vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, half %fs1, iXLen %vl) {
3206 ; CHECK-LABEL: test_f_sf_vc_fvw_se_e16m2:
3207 ; CHECK:       # %bb.0: # %entry
3208 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, ta, ma
3209 ; CHECK-NEXT:    sf.vc.fvw 1, v8, v12, fa0
3210 ; CHECK-NEXT:    ret
3211 entry:
3212   tail call void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv8f32.nxv8f16.f16.iXLen(iXLen 1, <vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, half %fs1, iXLen %vl)
3213   ret void
3214 }
3215
3216 declare void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv8f32.nxv8f16.f16.iXLen(iXLen, <vscale x 8 x float>, <vscale x 8 x half>, half, iXLen)
3217
3218 define void @test_f_sf_vc_fvw_se_e16m4(<vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, half %fs1, iXLen %vl) {
3219 ; CHECK-LABEL: test_f_sf_vc_fvw_se_e16m4:
3220 ; CHECK:       # %bb.0: # %entry
3221 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, ta, ma
3222 ; CHECK-NEXT:    sf.vc.fvw 1, v8, v16, fa0
3223 ; CHECK-NEXT:    ret
3224 entry:
3225   tail call void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv16f32.nxv16f16.f16.iXLen(iXLen 1, <vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, half %fs1, iXLen %vl)
3226   ret void
3227 }
3228
3229 declare void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv16f32.nxv16f16.f16.iXLen(iXLen, <vscale x 16 x float>, <vscale x 16 x half>, half, iXLen)
3230
3231 define void @test_f_sf_vc_fvw_se_e32mf2(<vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, float %fs1, iXLen %vl) {
3232 ; CHECK-LABEL: test_f_sf_vc_fvw_se_e32mf2:
3233 ; CHECK:       # %bb.0: # %entry
3234 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, ta, ma
3235 ; CHECK-NEXT:    sf.vc.fvw 1, v8, v9, fa0
3236 ; CHECK-NEXT:    ret
3237 entry:
3238   tail call void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv1f64.nxv1f32.f32.iXLen(iXLen 1, <vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, float %fs1, iXLen %vl)
3239   ret void
3240 }
3241
3242 declare void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv1f64.nxv1f32.f32.iXLen(iXLen, <vscale x 1 x double>, <vscale x 1 x float>, float, iXLen)
3243
3244 define void @test_f_sf_vc_fvw_se_e32m1(<vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, float %fs1, iXLen %vl) {
3245 ; CHECK-LABEL: test_f_sf_vc_fvw_se_e32m1:
3246 ; CHECK:       # %bb.0: # %entry
3247 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
3248 ; CHECK-NEXT:    sf.vc.fvw 1, v8, v10, fa0
3249 ; CHECK-NEXT:    ret
3250 entry:
3251   tail call void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv2f64.nxv2f32.f32.iXLen(iXLen 1, <vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, float %fs1, iXLen %vl)
3252   ret void
3253 }
3254
3255 declare void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv2f64.nxv2f32.f32.iXLen(iXLen, <vscale x 2 x double>, <vscale x 2 x float>, float, iXLen)
3256
3257 define void @test_f_sf_vc_fvw_se_e32m2(<vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, float %fs1, iXLen %vl) {
3258 ; CHECK-LABEL: test_f_sf_vc_fvw_se_e32m2:
3259 ; CHECK:       # %bb.0: # %entry
3260 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
3261 ; CHECK-NEXT:    sf.vc.fvw 1, v8, v12, fa0
3262 ; CHECK-NEXT:    ret
3263 entry:
3264   tail call void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv4f64.nxv4f32.f32.iXLen(iXLen 1, <vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, float %fs1, iXLen %vl)
3265   ret void
3266 }
3267
3268 declare void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv4f64.nxv4f32.f32.iXLen(iXLen, <vscale x 4 x double>, <vscale x 4 x float>, float, iXLen)
3269
3270 define void @test_f_sf_vc_fvw_se_e32m4(<vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, float %fs1, iXLen %vl) {
3271 ; CHECK-LABEL: test_f_sf_vc_fvw_se_e32m4:
3272 ; CHECK:       # %bb.0: # %entry
3273 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, ta, ma
3274 ; CHECK-NEXT:    sf.vc.fvw 1, v8, v16, fa0
3275 ; CHECK-NEXT:    ret
3276 entry:
3277   tail call void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv8f64.nxv8f32.f32.iXLen(iXLen 1, <vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, float %fs1, iXLen %vl)
3278   ret void
3279 }
3280
3281 declare void @llvm.riscv.sf.vc.fvw.se.iXLen.nxv8f64.nxv8f32.f32.iXLen(iXLen, <vscale x 8 x double>, <vscale x 8 x float>, float, iXLen)
3282
3283 define <vscale x 1 x float> @test_f_sf_vc_v_fvw_se_e16mf4(<vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, half %fs1, iXLen %vl) {
3284 ; CHECK-LABEL: test_f_sf_vc_v_fvw_se_e16mf4:
3285 ; CHECK:       # %bb.0: # %entry
3286 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, tu, ma
3287 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v9, fa0
3288 ; CHECK-NEXT:    ret
3289 entry:
3290   %0 = tail call <vscale x 1 x float> @llvm.riscv.sf.vc.v.fvw.se.nxv1f32.iXLen.nxv1f16.f16.iXLen(iXLen 1, <vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, half %fs1, iXLen %vl)
3291   ret <vscale x 1 x float> %0
3292 }
3293
3294 declare <vscale x 1 x float> @llvm.riscv.sf.vc.v.fvw.se.nxv1f32.iXLen.nxv1f16.f16.iXLen(iXLen, <vscale x 1 x float>, <vscale x 1 x half>, half, iXLen)
3295
3296 define <vscale x 2 x float> @test_f_sf_vc_v_fvw_se_e16mf2(<vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, half %fs1, iXLen %vl) {
3297 ; CHECK-LABEL: test_f_sf_vc_v_fvw_se_e16mf2:
3298 ; CHECK:       # %bb.0: # %entry
3299 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, tu, ma
3300 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v9, fa0
3301 ; CHECK-NEXT:    ret
3302 entry:
3303   %0 = tail call <vscale x 2 x float> @llvm.riscv.sf.vc.v.fvw.se.nxv2f32.iXLen.nxv2f16.f16.iXLen(iXLen 1, <vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, half %fs1, iXLen %vl)
3304   ret <vscale x 2 x float> %0
3305 }
3306
3307 declare <vscale x 2 x float> @llvm.riscv.sf.vc.v.fvw.se.nxv2f32.iXLen.nxv2f16.f16.iXLen(iXLen, <vscale x 2 x float>, <vscale x 2 x half>, half, iXLen)
3308
3309 define <vscale x 4 x float> @test_f_sf_vc_v_fvw_se_e16m1(<vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, half %fs1, iXLen %vl) {
3310 ; CHECK-LABEL: test_f_sf_vc_v_fvw_se_e16m1:
3311 ; CHECK:       # %bb.0: # %entry
3312 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, tu, ma
3313 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v10, fa0
3314 ; CHECK-NEXT:    ret
3315 entry:
3316   %0 = tail call <vscale x 4 x float> @llvm.riscv.sf.vc.v.fvw.se.nxv4f32.iXLen.nxv4f16.f16.iXLen(iXLen 1, <vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, half %fs1, iXLen %vl)
3317   ret <vscale x 4 x float> %0
3318 }
3319
3320 declare <vscale x 4 x float> @llvm.riscv.sf.vc.v.fvw.se.nxv4f32.iXLen.nxv4f16.f16.iXLen(iXLen, <vscale x 4 x float>, <vscale x 4 x half>, half, iXLen)
3321
3322 define <vscale x 8 x float> @test_f_sf_vc_v_fvw_se_e16m2(<vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, half %fs1, iXLen %vl) {
3323 ; CHECK-LABEL: test_f_sf_vc_v_fvw_se_e16m2:
3324 ; CHECK:       # %bb.0: # %entry
3325 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, tu, ma
3326 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v12, fa0
3327 ; CHECK-NEXT:    ret
3328 entry:
3329   %0 = tail call <vscale x 8 x float> @llvm.riscv.sf.vc.v.fvw.se.nxv8f32.iXLen.nxv8f16.f16.iXLen(iXLen 1, <vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, half %fs1, iXLen %vl)
3330   ret <vscale x 8 x float> %0
3331 }
3332
3333 declare <vscale x 8 x float> @llvm.riscv.sf.vc.v.fvw.se.nxv8f32.iXLen.nxv8f16.f16.iXLen(iXLen, <vscale x 8 x float>, <vscale x 8 x half>, half, iXLen)
3334
3335 define <vscale x 16 x float> @test_f_sf_vc_v_fvw_se_e16m4(<vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, half %fs1, iXLen %vl) {
3336 ; CHECK-LABEL: test_f_sf_vc_v_fvw_se_e16m4:
3337 ; CHECK:       # %bb.0: # %entry
3338 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, tu, ma
3339 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v16, fa0
3340 ; CHECK-NEXT:    ret
3341 entry:
3342   %0 = tail call <vscale x 16 x float> @llvm.riscv.sf.vc.v.fvw.se.nxv16f32.iXLen.nxv16f16.f16.iXLen(iXLen 1, <vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, half %fs1, iXLen %vl)
3343   ret <vscale x 16 x float> %0
3344 }
3345
3346 declare <vscale x 16 x float> @llvm.riscv.sf.vc.v.fvw.se.nxv16f32.iXLen.nxv16f16.f16.iXLen(iXLen, <vscale x 16 x float>, <vscale x 16 x half>, half, iXLen)
3347
3348 define <vscale x 1 x double> @test_f_sf_vc_v_fvw_se_e32mf2(<vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, float %fs1, iXLen %vl) {
3349 ; CHECK-LABEL: test_f_sf_vc_v_fvw_se_e32mf2:
3350 ; CHECK:       # %bb.0: # %entry
3351 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, tu, ma
3352 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v9, fa0
3353 ; CHECK-NEXT:    ret
3354 entry:
3355   %0 = tail call <vscale x 1 x double> @llvm.riscv.sf.vc.v.fvw.se.nxv1f64.iXLen.nxv1f32.f32.iXLen(iXLen 1, <vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, float %fs1, iXLen %vl)
3356   ret <vscale x 1 x double> %0
3357 }
3358
3359 declare <vscale x 1 x double> @llvm.riscv.sf.vc.v.fvw.se.nxv1f64.iXLen.nxv1f32.f32.iXLen(iXLen, <vscale x 1 x double>, <vscale x 1 x float>, float, iXLen)
3360
3361 define <vscale x 2 x double> @test_f_sf_vc_v_fvw_se_e32m1(<vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, float %fs1, iXLen %vl) {
3362 ; CHECK-LABEL: test_f_sf_vc_v_fvw_se_e32m1:
3363 ; CHECK:       # %bb.0: # %entry
3364 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, tu, ma
3365 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v10, fa0
3366 ; CHECK-NEXT:    ret
3367 entry:
3368   %0 = tail call <vscale x 2 x double> @llvm.riscv.sf.vc.v.fvw.se.nxv2f64.iXLen.nxv2f32.f32.iXLen(iXLen 1, <vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, float %fs1, iXLen %vl)
3369   ret <vscale x 2 x double> %0
3370 }
3371
3372 declare <vscale x 2 x double> @llvm.riscv.sf.vc.v.fvw.se.nxv2f64.iXLen.nxv2f32.f32.iXLen(iXLen, <vscale x 2 x double>, <vscale x 2 x float>, float, iXLen)
3373
3374 define <vscale x 4 x double> @test_f_sf_vc_v_fvw_se_e32m2(<vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, float %fs1, iXLen %vl) {
3375 ; CHECK-LABEL: test_f_sf_vc_v_fvw_se_e32m2:
3376 ; CHECK:       # %bb.0: # %entry
3377 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, tu, ma
3378 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v12, fa0
3379 ; CHECK-NEXT:    ret
3380 entry:
3381   %0 = tail call <vscale x 4 x double> @llvm.riscv.sf.vc.v.fvw.se.nxv4f64.iXLen.nxv4f32.f32.iXLen(iXLen 1, <vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, float %fs1, iXLen %vl)
3382   ret <vscale x 4 x double> %0
3383 }
3384
3385 declare <vscale x 4 x double> @llvm.riscv.sf.vc.v.fvw.se.nxv4f64.iXLen.nxv4f32.f32.iXLen(iXLen, <vscale x 4 x double>, <vscale x 4 x float>, float, iXLen)
3386
3387 define <vscale x 8 x double> @test_f_sf_vc_v_fvw_se_e32m4(<vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, float %fs1, iXLen %vl) {
3388 ; CHECK-LABEL: test_f_sf_vc_v_fvw_se_e32m4:
3389 ; CHECK:       # %bb.0: # %entry
3390 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, tu, ma
3391 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v16, fa0
3392 ; CHECK-NEXT:    ret
3393 entry:
3394   %0 = tail call <vscale x 8 x double> @llvm.riscv.sf.vc.v.fvw.se.nxv8f64.iXLen.nxv8f32.f32.iXLen(iXLen 1, <vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, float %fs1, iXLen %vl)
3395   ret <vscale x 8 x double> %0
3396 }
3397
3398 declare <vscale x 8 x double> @llvm.riscv.sf.vc.v.fvw.se.nxv8f64.iXLen.nxv8f32.f32.iXLen(iXLen, <vscale x 8 x double>, <vscale x 8 x float>, float, iXLen)
3399
3400 define <vscale x 1 x float> @test_f_sf_vc_v_fvw_e16mf4(<vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, half %fs1, iXLen %vl) {
3401 ; CHECK-LABEL: test_f_sf_vc_v_fvw_e16mf4:
3402 ; CHECK:       # %bb.0: # %entry
3403 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, tu, ma
3404 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v9, fa0
3405 ; CHECK-NEXT:    ret
3406 entry:
3407   %0 = tail call <vscale x 1 x float> @llvm.riscv.sf.vc.v.fvw.nxv1f32.iXLen.nxv1f16.f16.iXLen(iXLen 1, <vscale x 1 x float> %vd, <vscale x 1 x half> %vs2, half %fs1, iXLen %vl)
3408   ret <vscale x 1 x float> %0
3409 }
3410
3411 declare <vscale x 1 x float> @llvm.riscv.sf.vc.v.fvw.nxv1f32.iXLen.nxv1f16.f16.iXLen(iXLen, <vscale x 1 x float>, <vscale x 1 x half>, half, iXLen)
3412
3413 define <vscale x 2 x float> @test_f_sf_vc_v_fvw_e16mf2(<vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, half %fs1, iXLen %vl) {
3414 ; CHECK-LABEL: test_f_sf_vc_v_fvw_e16mf2:
3415 ; CHECK:       # %bb.0: # %entry
3416 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, tu, ma
3417 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v9, fa0
3418 ; CHECK-NEXT:    ret
3419 entry:
3420   %0 = tail call <vscale x 2 x float> @llvm.riscv.sf.vc.v.fvw.nxv2f32.iXLen.nxv2f16.f16.iXLen(iXLen 1, <vscale x 2 x float> %vd, <vscale x 2 x half> %vs2, half %fs1, iXLen %vl)
3421   ret <vscale x 2 x float> %0
3422 }
3423
3424 declare <vscale x 2 x float> @llvm.riscv.sf.vc.v.fvw.nxv2f32.iXLen.nxv2f16.f16.iXLen(iXLen, <vscale x 2 x float>, <vscale x 2 x half>, half, iXLen)
3425
3426 define <vscale x 4 x float> @test_f_sf_vc_v_fvw_e16m1(<vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, half %fs1, iXLen %vl) {
3427 ; CHECK-LABEL: test_f_sf_vc_v_fvw_e16m1:
3428 ; CHECK:       # %bb.0: # %entry
3429 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, tu, ma
3430 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v10, fa0
3431 ; CHECK-NEXT:    ret
3432 entry:
3433   %0 = tail call <vscale x 4 x float> @llvm.riscv.sf.vc.v.fvw.nxv4f32.iXLen.nxv4f16.f16.iXLen(iXLen 1, <vscale x 4 x float> %vd, <vscale x 4 x half> %vs2, half %fs1, iXLen %vl)
3434   ret <vscale x 4 x float> %0
3435 }
3436
3437 declare <vscale x 4 x float> @llvm.riscv.sf.vc.v.fvw.nxv4f32.iXLen.nxv4f16.f16.iXLen(iXLen, <vscale x 4 x float>, <vscale x 4 x half>, half, iXLen)
3438
3439 define <vscale x 8 x float> @test_f_sf_vc_v_fvw_e16m2(<vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, half %fs1, iXLen %vl) {
3440 ; CHECK-LABEL: test_f_sf_vc_v_fvw_e16m2:
3441 ; CHECK:       # %bb.0: # %entry
3442 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, tu, ma
3443 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v12, fa0
3444 ; CHECK-NEXT:    ret
3445 entry:
3446   %0 = tail call <vscale x 8 x float> @llvm.riscv.sf.vc.v.fvw.nxv8f32.iXLen.nxv8f16.f16.iXLen(iXLen 1, <vscale x 8 x float> %vd, <vscale x 8 x half> %vs2, half %fs1, iXLen %vl)
3447   ret <vscale x 8 x float> %0
3448 }
3449
3450 declare <vscale x 8 x float> @llvm.riscv.sf.vc.v.fvw.nxv8f32.iXLen.nxv8f16.f16.iXLen(iXLen, <vscale x 8 x float>, <vscale x 8 x half>, half, iXLen)
3451
3452 define <vscale x 16 x float> @test_f_sf_vc_v_fvw_e16m4(<vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, half %fs1, iXLen %vl) {
3453 ; CHECK-LABEL: test_f_sf_vc_v_fvw_e16m4:
3454 ; CHECK:       # %bb.0: # %entry
3455 ; CHECK-NEXT:    vsetvli zero, a0, e16, m4, tu, ma
3456 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v16, fa0
3457 ; CHECK-NEXT:    ret
3458 entry:
3459   %0 = tail call <vscale x 16 x float> @llvm.riscv.sf.vc.v.fvw.nxv16f32.iXLen.nxv16f16.f16.iXLen(iXLen 1, <vscale x 16 x float> %vd, <vscale x 16 x half> %vs2, half %fs1, iXLen %vl)
3460   ret <vscale x 16 x float> %0
3461 }
3462
3463 declare <vscale x 16 x float> @llvm.riscv.sf.vc.v.fvw.nxv16f32.iXLen.nxv16f16.f16.iXLen(iXLen, <vscale x 16 x float>, <vscale x 16 x half>, half, iXLen)
3464
3465 define <vscale x 1 x double> @test_f_sf_vc_v_fvw_e32mf2(<vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, float %fs1, iXLen %vl) {
3466 ; CHECK-LABEL: test_f_sf_vc_v_fvw_e32mf2:
3467 ; CHECK:       # %bb.0: # %entry
3468 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, tu, ma
3469 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v9, fa0
3470 ; CHECK-NEXT:    ret
3471 entry:
3472   %0 = tail call <vscale x 1 x double> @llvm.riscv.sf.vc.v.fvw.nxv1f64.iXLen.nxv1f32.f32.iXLen(iXLen 1, <vscale x 1 x double> %vd, <vscale x 1 x float> %vs2, float %fs1, iXLen %vl)
3473   ret <vscale x 1 x double> %0
3474 }
3475
3476 declare <vscale x 1 x double> @llvm.riscv.sf.vc.v.fvw.nxv1f64.iXLen.nxv1f32.f32.iXLen(iXLen, <vscale x 1 x double>, <vscale x 1 x float>, float, iXLen)
3477
3478 define <vscale x 2 x double> @test_f_sf_vc_v_fvw_e32m1(<vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, float %fs1, iXLen %vl) {
3479 ; CHECK-LABEL: test_f_sf_vc_v_fvw_e32m1:
3480 ; CHECK:       # %bb.0: # %entry
3481 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, tu, ma
3482 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v10, fa0
3483 ; CHECK-NEXT:    ret
3484 entry:
3485   %0 = tail call <vscale x 2 x double> @llvm.riscv.sf.vc.v.fvw.nxv2f64.iXLen.nxv2f32.f32.iXLen(iXLen 1, <vscale x 2 x double> %vd, <vscale x 2 x float> %vs2, float %fs1, iXLen %vl)
3486   ret <vscale x 2 x double> %0
3487 }
3488
3489 declare <vscale x 2 x double> @llvm.riscv.sf.vc.v.fvw.nxv2f64.iXLen.nxv2f32.f32.iXLen(iXLen, <vscale x 2 x double>, <vscale x 2 x float>, float, iXLen)
3490
3491 define <vscale x 4 x double> @test_f_sf_vc_v_fvw_e32m2(<vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, float %fs1, iXLen %vl) {
3492 ; CHECK-LABEL: test_f_sf_vc_v_fvw_e32m2:
3493 ; CHECK:       # %bb.0: # %entry
3494 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, tu, ma
3495 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v12, fa0
3496 ; CHECK-NEXT:    ret
3497 entry:
3498   %0 = tail call <vscale x 4 x double> @llvm.riscv.sf.vc.v.fvw.nxv4f64.iXLen.nxv4f32.f32.iXLen(iXLen 1, <vscale x 4 x double> %vd, <vscale x 4 x float> %vs2, float %fs1, iXLen %vl)
3499   ret <vscale x 4 x double> %0
3500 }
3501
3502 declare <vscale x 4 x double> @llvm.riscv.sf.vc.v.fvw.nxv4f64.iXLen.nxv4f32.f32.iXLen(iXLen, <vscale x 4 x double>, <vscale x 4 x float>, float, iXLen)
3503
3504 define <vscale x 8 x double> @test_f_sf_vc_v_fvw_e32m4(<vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, float %fs1, iXLen %vl) {
3505 ; CHECK-LABEL: test_f_sf_vc_v_fvw_e32m4:
3506 ; CHECK:       # %bb.0: # %entry
3507 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, tu, ma
3508 ; CHECK-NEXT:    sf.vc.v.fvw 1, v8, v16, fa0
3509 ; CHECK-NEXT:    ret
3510 entry:
3511   %0 = tail call <vscale x 8 x double> @llvm.riscv.sf.vc.v.fvw.nxv8f64.iXLen.nxv8f32.f32.iXLen(iXLen 1, <vscale x 8 x double> %vd, <vscale x 8 x float> %vs2, float %fs1, iXLen %vl)
3512   ret <vscale x 8 x double> %0
3513 }
3514
3515 declare <vscale x 8 x double> @llvm.riscv.sf.vc.v.fvw.nxv8f64.iXLen.nxv8f32.f32.iXLen(iXLen, <vscale x 8 x double>, <vscale x 8 x float>, float, iXLen)