Run DCE after a LoopFlatten test to reduce spurious output [nfc]
[llvm-project.git] / llvm / test / CodeGen / SystemZ / pr60413.ll
blob5a629567d0706948191df641ec354a578be14930
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc < %s -mtriple=s390x-ibm-linux | FileCheck %s
4 %struct.anon.0.1.2.3.8.77 = type { [3 x i8], i8, [3 x i8] }
6 @e = external dso_local local_unnamed_addr global i32, align 4
7 @f = external dso_local local_unnamed_addr global %struct.anon.0.1.2.3.8.77, align 4
8 @g = external dso_local local_unnamed_addr global i8, align 2
10 ; Function Attrs: nocallback nofree nosync nounwind willreturn memory(argmem: readwrite)
11 declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #0
13 define dso_local void @m() local_unnamed_addr #1 {
14 ; CHECK-LABEL: m:
15 ; CHECK:       # %bb.0: # %entry
16 ; CHECK-NEXT:    stmg %r12, %r15, 96(%r15)
17 ; CHECK-NEXT:    aghi %r15, -168
18 ; CHECK-NEXT:    llhrl %r2, f+4
19 ; CHECK-NEXT:    sll %r2, 8
20 ; CHECK-NEXT:    larl %r1, f
21 ; CHECK-NEXT:    ic %r2, 6(%r1)
22 ; CHECK-NEXT:    larl %r1, e
23 ; CHECK-NEXT:    lb %r0, 3(%r1)
24 ; CHECK-NEXT:    clfi %r2, 128
25 ; CHECK-NEXT:    ipm %r1
26 ; CHECK-NEXT:    risbg %r1, %r1, 63, 191, 36
27 ; CHECK-NEXT:    vlvgp %v1, %r2, %r0
28 ; CHECK-NEXT:    vlvgf %v1, %r2, 0
29 ; CHECK-NEXT:    vlvgf %v1, %r2, 2
30 ; CHECK-NEXT:    vlvgp %v0, %r0, %r2
31 ; CHECK-NEXT:    vlvgp %v2, %r2, %r2
32 ; CHECK-NEXT:    # kill: def $r2l killed $r2l killed $r2d
33 ; CHECK-NEXT:    nilh %r2, 255
34 ; CHECK-NEXT:    chi %r2, 128
35 ; CHECK-NEXT:    ipm %r2
36 ; CHECK-NEXT:    risbg %r2, %r2, 63, 191, 36
37 ; CHECK-NEXT:    vlvgf %v0, %r0, 0
38 ; CHECK-NEXT:    vlvgf %v0, %r0, 2
39 ; CHECK-NEXT:    vrepf %v2, %v2, 1
40 ; CHECK-NEXT:    vgbm %v3, 30583
41 ; CHECK-NEXT:    vn %v0, %v0, %v3
42 ; CHECK-NEXT:    vn %v1, %v1, %v3
43 ; CHECK-NEXT:    vn %v2, %v2, %v3
44 ; CHECK-NEXT:    vrepif %v3, 127
45 ; CHECK-NEXT:    vchlf %v1, %v1, %v3
46 ; CHECK-NEXT:    vlgvf %r12, %v1, 0
47 ; CHECK-NEXT:    vchlf %v2, %v2, %v3
48 ; CHECK-NEXT:    vlgvf %r4, %v2, 1
49 ; CHECK-NEXT:    nilf %r4, 1
50 ; CHECK-NEXT:    vlgvf %r5, %v2, 0
51 ; CHECK-NEXT:    risbg %r3, %r5, 48, 176, 15
52 ; CHECK-NEXT:    rosbg %r3, %r4, 32, 49, 14
53 ; CHECK-NEXT:    vlgvf %r14, %v2, 2
54 ; CHECK-NEXT:    nilf %r14, 1
55 ; CHECK-NEXT:    rosbg %r3, %r14, 32, 50, 13
56 ; CHECK-NEXT:    vlgvf %r13, %v2, 3
57 ; CHECK-NEXT:    nilf %r13, 1
58 ; CHECK-NEXT:    rosbg %r3, %r13, 32, 51, 12
59 ; CHECK-NEXT:    rosbg %r3, %r12, 52, 52, 11
60 ; CHECK-NEXT:    vlgvf %r12, %v1, 1
61 ; CHECK-NEXT:    rosbg %r3, %r12, 53, 53, 10
62 ; CHECK-NEXT:    vlgvf %r12, %v1, 2
63 ; CHECK-NEXT:    rosbg %r3, %r12, 54, 54, 9
64 ; CHECK-NEXT:    vlgvf %r12, %v1, 3
65 ; CHECK-NEXT:    rosbg %r3, %r12, 55, 55, 8
66 ; CHECK-NEXT:    vchlf %v0, %v0, %v3
67 ; CHECK-NEXT:    vlgvf %r12, %v0, 0
68 ; CHECK-NEXT:    rosbg %r3, %r12, 56, 56, 7
69 ; CHECK-NEXT:    vlgvf %r12, %v0, 1
70 ; CHECK-NEXT:    rosbg %r3, %r12, 57, 57, 6
71 ; CHECK-NEXT:    vlgvf %r12, %v0, 2
72 ; CHECK-NEXT:    rosbg %r3, %r12, 58, 58, 5
73 ; CHECK-NEXT:    vlgvf %r12, %v0, 3
74 ; CHECK-NEXT:    rosbg %r3, %r12, 59, 59, 4
75 ; CHECK-NEXT:    nilf %r5, 1
76 ; CHECK-NEXT:    rosbg %r3, %r5, 32, 60, 3
77 ; CHECK-NEXT:    rosbg %r3, %r4, 32, 61, 2
78 ; CHECK-NEXT:    rosbg %r3, %r14, 32, 62, 1
79 ; CHECK-NEXT:    or %r3, %r13
80 ; CHECK-NEXT:    vlgvb %r5, %v0, 1
81 ; CHECK-NEXT:    vlgvb %r4, %v0, 0
82 ; CHECK-NEXT:    risbg %r4, %r4, 48, 176, 15
83 ; CHECK-NEXT:    rosbg %r4, %r5, 49, 49, 14
84 ; CHECK-NEXT:    vlgvb %r5, %v0, 2
85 ; CHECK-NEXT:    rosbg %r4, %r5, 50, 50, 13
86 ; CHECK-NEXT:    vlgvb %r5, %v0, 3
87 ; CHECK-NEXT:    rosbg %r4, %r5, 51, 51, 12
88 ; CHECK-NEXT:    vlgvb %r5, %v0, 4
89 ; CHECK-NEXT:    rosbg %r4, %r5, 52, 52, 11
90 ; CHECK-NEXT:    vlgvb %r5, %v0, 5
91 ; CHECK-NEXT:    rosbg %r4, %r5, 53, 53, 10
92 ; CHECK-NEXT:    vlgvb %r5, %v0, 6
93 ; CHECK-NEXT:    rosbg %r4, %r5, 54, 54, 9
94 ; CHECK-NEXT:    vlgvb %r5, %v0, 7
95 ; CHECK-NEXT:    rosbg %r4, %r5, 55, 55, 8
96 ; CHECK-NEXT:    vlgvb %r5, %v0, 8
97 ; CHECK-NEXT:    rosbg %r4, %r5, 56, 56, 7
98 ; CHECK-NEXT:    vlgvb %r5, %v0, 9
99 ; CHECK-NEXT:    rosbg %r4, %r5, 57, 57, 6
100 ; CHECK-NEXT:    vlgvb %r5, %v0, 10
101 ; CHECK-NEXT:    rosbg %r4, %r5, 58, 58, 5
102 ; CHECK-NEXT:    vlgvb %r5, %v0, 11
103 ; CHECK-NEXT:    rosbg %r4, %r5, 59, 59, 4
104 ; CHECK-NEXT:    vlgvb %r5, %v0, 12
105 ; CHECK-NEXT:    rosbg %r4, %r5, 60, 60, 3
106 ; CHECK-NEXT:    vlgvb %r5, %v0, 13
107 ; CHECK-NEXT:    rosbg %r4, %r5, 61, 61, 2
108 ; CHECK-NEXT:    vlgvb %r5, %v0, 14
109 ; CHECK-NEXT:    rosbg %r4, %r5, 62, 62, 1
110 ; CHECK-NEXT:    vlgvb %r5, %v0, 15
111 ; CHECK-NEXT:    rosbg %r4, %r5, 63, 63, 0
112 ; CHECK-NEXT:    xilf %r4, 4294967295
113 ; CHECK-NEXT:    or %r4, %r3
114 ; CHECK-NEXT:    tmll %r4, 65535
115 ; CHECK-NEXT:    ipm %r3
116 ; CHECK-NEXT:    afi %r3, -268435456
117 ; CHECK-NEXT:    srl %r3, 31
118 ; CHECK-NEXT:    nr %r2, %r1
119 ; CHECK-NEXT:    nr %r2, %r3
120 ; CHECK-NEXT:    nr %r2, %r0
121 ; CHECK-NEXT:    larl %r1, g
122 ; CHECK-NEXT:    stc %r2, 0(%r1)
123 ; CHECK-NEXT:    lmg %r12, %r15, 264(%r15)
124 ; CHECK-NEXT:    br %r14
125 entry:
126   %n = alloca i32, align 4
127   call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %n) #2
128   %e.promoted9.i = load i32, ptr @e, align 4
129   %bf.load.i = load i24, ptr getelementptr inbounds (%struct.anon.0.1.2.3.8.77, ptr @f, i64 0, i32 2), align 4
130   %tobool.not.1.i = icmp ult i24 %bf.load.i, 128
131   %bf.load.2.i = load i24, ptr getelementptr inbounds (%struct.anon.0.1.2.3.8.77, ptr @f, i64 0, i32 2), align 4
132   %bf.load.2.i.fr = freeze i24 %bf.load.2.i
133   %tobool.not.2.i = icmp ult i24 %bf.load.2.i.fr, 128
134   %bf.load.427.i = load i24, ptr getelementptr inbounds (%struct.anon.0.1.2.3.8.77, ptr @f, i64 0, i32 2), align 4
135   %bf.load.3.5.i = load i24, ptr getelementptr inbounds (%struct.anon.0.1.2.3.8.77, ptr @f, i64 0, i32 2), align 4
136   %bf.load.2.6.i = load i24, ptr getelementptr inbounds (%struct.anon.0.1.2.3.8.77, ptr @f, i64 0, i32 2), align 4
137   %0 = insertelement <16 x i24> poison, i24 %bf.load.2.6.i, i64 0
138   %1 = insertelement <16 x i24> %0, i24 %bf.load.2.6.i, i64 1
139   %2 = insertelement <16 x i24> %1, i24 %bf.load.3.5.i, i64 3
140   %3 = insertelement <16 x i24> %2, i24 %bf.load.3.5.i, i64 5
141   %4 = insertelement <16 x i24> %3, i24 poison, i64 7
142   %5 = insertelement <16 x i24> %4, i24 poison, i64 9
143   %6 = insertelement <16 x i24> %5, i24 %bf.load.427.i, i64 11
144   %7 = insertelement <16 x i24> %6, i24 %bf.load.427.i, i64 13
145   %8 = insertelement <16 x i24> %7, i24 %bf.load.2.i.fr, i64 15
146   %9 = shufflevector <16 x i24> %8, <16 x i24> poison, <16 x i32> <i32 0, i32 1, i32 0, i32 3, i32 3, i32 5, i32 5, i32 7, i32 7, i32 9, i32 9, i32 11, i32 11, i32 13, i32 13, i32 15>
147   %.fr = freeze <16 x i24> %9
148   %10 = icmp ugt <16 x i24> %.fr, <i24 127, i24 127, i24 127, i24 127, i24 127, i24 127, i24 127, i24 127, i24 127, i24 127, i24 127, i24 127, i24 127, i24 127, i24 127, i24 127>
149   %11 = bitcast <16 x i1> %10 to i16
150   %12 = icmp eq i16 %11, 0
151   %13 = freeze <16 x i1> poison
152   %14 = bitcast <16 x i1> %13 to i16
153   %15 = icmp eq i16 %14, -1
154   %op.rdx = and i1 %12, %15
155   %op.rdx1 = and i1 %op.rdx, %tobool.not.2.i
156   %op.rdx2 = select i1 %op.rdx1, i1 %tobool.not.1.i, i1 false
157   %16 = trunc i32 %e.promoted9.i to i8
158   %17 = and i8 %16, 1
159   %18 = select i1 false, i8 0, i8 %17
160   %conv14.i = select i1 %op.rdx2, i8 %18, i8 0
161   store i8 %conv14.i, ptr @g, align 2
162   ret void
165 attributes #0 = { nocallback nofree nosync nounwind willreturn memory(argmem: readwrite) }
166 attributes #1 = { nounwind "target-features"="+transactional-execution,+vector" }
167 attributes #2 = { nounwind }