llvm/test/CodeGen/X86/AMX/amx-fastconfig-phi2.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=x86_64-- -mattr=+amx-tile -run-pass=fastpretileconfig -o - %s | FileCheck %s
   3 #
   4 #             bb.0
   5 #            def %0
   6 #          /        \
   7 #       bb.1         bb.2   <---------
   8 #      def %1       %2=phi(%0, %3)   |
   9 #           \      /                 |
  10 #             bb.3 -------------------
  11 #         %3=phi(%1, %2)
  12 #
  13 # This case test tile PHIs depend each other, and the its def block is
  14 # not visited yet.
  15 ---
  16 name:            foo
  17 alignment:       16
  18 tracksRegLiveness: true
  19 registers:
  20   - { id: 1, class: tile }
  21   - { id: 2, class: tile }
  22   - { id: 3, class: tile }
  23   - { id: 4, class: tile }
  24   - { id: 12, class: gr32 }
  25   - { id: 13, class: gr32 }
  26   - { id: 16, class: gr8 }
  27   - { id: 17, class: gr16 }
  28   - { id: 18, class: gr16 }
  29   - { id: 19, class: gr64_nosp }
  30   - { id: 22, class: gr32 }
  31   - { id: 23, class: gr16 }
  32   - { id: 24, class: gr16 }
  33 liveins:
  34   - { reg: '$edi', virtual-reg: '%12' }
  35 frameInfo:
  36   maxAlignment:    1
  37 machineFunctionInfo: {}
  38 body:             |
  39   ; CHECK-LABEL: name: foo
  40   ; CHECK: bb.0.entry:
  41   ; CHECK-NEXT:   successors: %bb.2(0x40000000), %bb.1(0x40000000)
  42   ; CHECK-NEXT:   liveins: $edi
  43   ; CHECK-NEXT: {{  $}}
  44   ; CHECK-NEXT:   [[V_SET0_:%[0-9]+]]:vr128 = V_SET0
  45   ; CHECK-NEXT:   MOVUPSmr %stack.1, 1, $noreg, 0, $noreg, [[V_SET0_]] :: (store (s512) into %stack.1, align 4)
  46   ; CHECK-NEXT:   MOVUPSmr %stack.1, 1, $noreg, 16, $noreg, [[V_SET0_]] :: (store (s512) into %stack.1 + 16, align 4)
  47   ; CHECK-NEXT:   MOVUPSmr %stack.1, 1, $noreg, 32, $noreg, [[V_SET0_]] :: (store (s512) into %stack.1 + 32, align 4)
  48   ; CHECK-NEXT:   MOVUPSmr %stack.1, 1, $noreg, 48, $noreg, [[V_SET0_]] :: (store (s512) into %stack.1 + 48, align 4)
  49   ; CHECK-NEXT:   MOV8mi %stack.1, 1, $noreg, 0, $noreg, 1 :: (store (s512) into %stack.1, align 4)
  50   ; CHECK-NEXT:   [[COPY:%[0-9]+]]:gr32 = COPY $edi
  51   ; CHECK-NEXT:   [[COPY1:%[0-9]+]]:gr32 = COPY killed [[COPY]]
  52   ; CHECK-NEXT:   %r0:gr16 = MOV16ri 64
  53   ; CHECK-NEXT:   %c0:gr16 = MOV16ri 16
  54   ; CHECK-NEXT:   PLDTILECFGV %stack.1, 1, $noreg, 0, $noreg, implicit-def $tmm0, implicit-def $tmm1, implicit-def $tmm2, implicit-def $tmm3, implicit-def $tmm4, implicit-def $tmm5, implicit-def $tmm6, implicit-def $tmm7 :: (load (s512) from %stack.1, align 4)
  55   ; CHECK-NEXT:   [[LEA64r:%[0-9]+]]:gr64_nosp = LEA64r %stack.0, 1, $noreg, 0, $noreg
  56   ; CHECK-NEXT:   %t0:tile = PTILEZEROV %r0, %c0
  57   ; CHECK-NEXT:   [[MOV64ri:%[0-9]+]]:gr64_nosp = MOV64ri 64
  58   ; CHECK-NEXT:   TILESTORED %stack.0, 1, killed [[MOV64ri]], 0, $noreg, %t0 :: (store (s8192) into %stack.0)
  59   ; CHECK-NEXT:   CMP32ri8 [[COPY1]], 0, implicit-def $eflags
  60   ; CHECK-NEXT:   [[SETCCr:%[0-9]+]]:gr8 = SETCCr 4, implicit $eflags
  61   ; CHECK-NEXT:   TEST8ri [[SETCCr]], 1, implicit-def $eflags
  62   ; CHECK-NEXT:   JCC_1 %bb.2, 5, implicit $eflags
  63   ; CHECK-NEXT: {{  $}}
  64   ; CHECK-NEXT: bb.1:
  65   ; CHECK-NEXT:   successors: %bb.3(0x80000000)
  66   ; CHECK-NEXT: {{  $}}
  67   ; CHECK-NEXT:   [[MOV16ri:%[0-9]+]]:gr16 = MOV16ri 64
  68   ; CHECK-NEXT:   [[MOV16ri1:%[0-9]+]]:gr16 = MOV16ri 16
  69   ; CHECK-NEXT:   PLDTILECFGV %stack.1, 1, $noreg, 0, $noreg, implicit-def $tmm0, implicit-def $tmm1, implicit-def $tmm2, implicit-def $tmm3, implicit-def $tmm4, implicit-def $tmm5, implicit-def $tmm6, implicit-def $tmm7 :: (load (s512) from %stack.1, align 4)
  70   ; CHECK-NEXT:   [[LEA64r1:%[0-9]+]]:gr64_nosp = LEA64r %stack.2, 1, $noreg, 0, $noreg
  71   ; CHECK-NEXT:   [[PTILEZEROV:%[0-9]+]]:tile = PTILEZEROV [[MOV16ri1]], [[MOV16ri]]
  72   ; CHECK-NEXT:   [[MOV64ri1:%[0-9]+]]:gr64_nosp = MOV64ri 64
  73   ; CHECK-NEXT:   TILESTORED %stack.2, 1, killed [[MOV64ri1]], 0, $noreg, [[PTILEZEROV]] :: (store (s8192) into %stack.2)
  74   ; CHECK-NEXT:   JMP_1 %bb.3
  75   ; CHECK-NEXT: {{  $}}
  76   ; CHECK-NEXT: bb.2:
  77   ; CHECK-NEXT:   successors: %bb.3(0x80000000)
  78   ; CHECK-NEXT: {{  $}}
  79   ; CHECK-NEXT:   [[PHI:%[0-9]+]]:gr16 = PHI %c0, %bb.0, %24, %bb.3
  80   ; CHECK-NEXT:   [[PHI1:%[0-9]+]]:gr16 = PHI %r0, %bb.0, %23, %bb.3
  81   ; CHECK-NEXT:   [[PHI2:%[0-9]+]]:gr64_nosp = PHI [[LEA64r]], %bb.0, %22, %bb.3
  82   ; CHECK-NEXT:   PLDTILECFGV %stack.1, 1, $noreg, 0, $noreg, implicit-def $tmm0, implicit-def $tmm1, implicit-def $tmm2, implicit-def $tmm3, implicit-def $tmm4, implicit-def $tmm5, implicit-def $tmm6, implicit-def $tmm7 :: (load (s512) from %stack.1, align 4)
  83   ; CHECK-NEXT:   [[MOV64ri2:%[0-9]+]]:gr64_nosp = MOV64ri 64
  84   ; CHECK-NEXT:   [[PTILELOADDV:%[0-9]+]]:tile = PTILELOADDV [[PHI1]], [[PHI]], [[PHI2]], 1, killed [[MOV64ri2]], 0, $noreg
  85   ; CHECK-NEXT:   [[MOV64ri3:%[0-9]+]]:gr64_nosp = MOV64ri 64
  86   ; CHECK-NEXT:   TILESTORED %stack.3, 1, killed [[MOV64ri3]], 0, $noreg, [[PTILELOADDV]] :: (store (s8192) into %stack.3)
  87   ; CHECK-NEXT:   [[MOV32ri64_:%[0-9]+]]:gr64_nosp = MOV32ri64 32
  88   ; CHECK-NEXT: {{  $}}
  89   ; CHECK-NEXT: bb.3:
  90   ; CHECK-NEXT:   successors: %bb.2(0x80000000)
  91   ; CHECK-NEXT: {{  $}}
  92   ; CHECK-NEXT:   [[PHI3:%[0-9]+]]:gr16 = PHI [[MOV16ri]], %bb.1, [[PHI]], %bb.2
  93   ; CHECK-NEXT:   [[PHI4:%[0-9]+]]:gr16 = PHI [[MOV16ri1]], %bb.1, [[PHI1]], %bb.2
  94   ; CHECK-NEXT:   [[PHI5:%[0-9]+]]:gr64_nosp = PHI [[LEA64r1]], %bb.1, [[PHI2]], %bb.2
  95   ; CHECK-NEXT:   PLDTILECFGV %stack.1, 1, $noreg, 0, $noreg, implicit-def $tmm0, implicit-def $tmm1, implicit-def $tmm2, implicit-def $tmm3, implicit-def $tmm4, implicit-def $tmm5, implicit-def $tmm6, implicit-def $tmm7 :: (load (s512) from %stack.1, align 4)
  96   ; CHECK-NEXT:   [[MOV64ri4:%[0-9]+]]:gr64_nosp = MOV64ri 64
  97   ; CHECK-NEXT:   [[PTILELOADDV1:%[0-9]+]]:tile = PTILELOADDV [[PHI4]], [[PHI3]], [[PHI5]], 1, killed [[MOV64ri4]], 0, $noreg
  98   ; CHECK-NEXT:   [[MOV64ri5:%[0-9]+]]:gr64_nosp = MOV64ri 64
  99   ; CHECK-NEXT:   TILESTORED %stack.4, 1, killed [[MOV64ri5]], 0, $noreg, [[PTILELOADDV1]] :: (store (s8192) into %stack.4)
 100   ; CHECK-NEXT:   [[MOV16ri2:%[0-9]+]]:gr16 = MOV16ri 64
 101   ; CHECK-NEXT:   [[MOV16ri3:%[0-9]+]]:gr16 = MOV16ri 16
 102   ; CHECK-NEXT:   JMP_1 %bb.2
 103   bb.0.entry:
 104     liveins: $edi
 105
 106     %12:gr32 = COPY $edi
 107     %13:gr32 = COPY killed %12
 108     %r0:gr16 = MOV16ri 64
 109     %c0:gr16 = MOV16ri 16
 110     %t0:tile = PTILEZEROV killed %r0, killed %c0
 111     CMP32ri8 %13, 0, implicit-def $eflags
 112     %16:gr8 = SETCCr 4, implicit $eflags
 113     TEST8ri %16, 1, implicit-def $eflags
 114     JCC_1 %bb.2, 5, implicit $eflags
 115
 116   bb.1:
 117     %17:gr16 = MOV16ri 64
 118     %18:gr16 = MOV16ri 16
 119     %1:tile = PTILEZEROV killed %18, killed %17
 120     JMP_1 %bb.3
 121
 122   bb.2:
 123     %2:tile = PHI %t0, %bb.0, %3, %bb.3
 124     %19:gr64_nosp = MOV32ri64 32
 125
 126   bb.3:
 127     %3:tile = PHI %1, %bb.1, %2, %bb.2
 128     %23:gr16 = MOV16ri 64
 129     %24:gr16 = MOV16ri 16
 130     JMP_1 %bb.2