llvm/test/CodeGen/X86/GlobalISel/legalize-and-scalar.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -O0 -mtriple=x86_64-linux-gnu -run-pass=legalizer %s -o - | FileCheck %s --check-prefixes=CHECK,X64
   3 # RUN: llc -O0 -mtriple=i386-linux-gnu -run-pass=legalizer %s -o - | FileCheck %s --check-prefixes=CHECK,X86
   4
   5 --- |
   6
   7   define void @test_and_i1() { ret void}
   8   define void @test_and_i8() { ret void }
   9   define void @test_and_i16() { ret void }
  10   define void @test_and_i27() { ret void }
  11   define void @test_and_i32() { ret void }
  12   define void @test_and_i42() { ret void }
  13   define void @test_and_i64() { ret void }
  14
  15 ...
  16 ---
  17 name:            test_and_i1
  18 alignment:       16
  19 legalized:       false
  20 regBankSelected: false
  21 registers:
  22   - { id: 0, class: _, preferred-register: '' }
  23   - { id: 1, class: _, preferred-register: '' }
  24   - { id: 2, class: _, preferred-register: '' }
  25 body:             |
  26   bb.1 (%ir-block.0):
  27     ; CHECK-LABEL: name: test_and_i1
  28     ; CHECK: [[COPY:%[0-9]+]]:_(s32) = COPY $edx
  29     ; CHECK-NEXT: [[TRUNC:%[0-9]+]]:_(s8) = G_TRUNC [[COPY]](s32)
  30     ; CHECK-NEXT: [[TRUNC1:%[0-9]+]]:_(s8) = G_TRUNC [[COPY]](s32)
  31     ; CHECK-NEXT: [[AND:%[0-9]+]]:_(s8) = G_AND [[TRUNC]], [[TRUNC1]]
  32     ; CHECK-NEXT: [[ANYEXT:%[0-9]+]]:_(s32) = G_ANYEXT [[AND]](s8)
  33     ; CHECK-NEXT: $eax = COPY [[ANYEXT]](s32)
  34     ; CHECK-NEXT: RET 0
  35     %0(s32) = COPY $edx
  36     %1(s1) = G_TRUNC %0(s32)
  37     %2(s1) = G_AND %1, %1
  38     %3:_(s32) = G_ANYEXT %2
  39     $eax = COPY %3
  40     RET 0
  41 ...
  42 ---
  43 name:            test_and_i8
  44 alignment:       16
  45 legalized:       false
  46 regBankSelected: false
  47 registers:
  48   - { id: 0, class: _, preferred-register: '' }
  49   - { id: 1, class: _, preferred-register: '' }
  50   - { id: 2, class: _, preferred-register: '' }
  51 body:             |
  52   bb.1 (%ir-block.0):
  53     ; CHECK-LABEL: name: test_and_i8
  54     ; CHECK: [[COPY:%[0-9]+]]:_(s32) = COPY $edx
  55     ; CHECK-NEXT: [[TRUNC:%[0-9]+]]:_(s8) = G_TRUNC [[COPY]](s32)
  56     ; CHECK-NEXT: [[AND:%[0-9]+]]:_(s8) = G_AND [[TRUNC]], [[TRUNC]]
  57     ; CHECK-NEXT: [[ANYEXT:%[0-9]+]]:_(s32) = G_ANYEXT [[AND]](s8)
  58     ; CHECK-NEXT: $eax = COPY [[ANYEXT]](s32)
  59     ; CHECK-NEXT: RET 0
  60     %0(s32) = COPY $edx
  61     %1(s8) = G_TRUNC %0(s32)
  62     %2(s8) = G_AND %1, %1
  63     %3:_(s32) = G_ANYEXT %2
  64     $eax = COPY %3
  65     RET 0
  66 ...
  67 ---
  68 name:            test_and_i16
  69 alignment:       16
  70 legalized:       false
  71 regBankSelected: false
  72 registers:
  73   - { id: 0, class: _ }
  74   - { id: 1, class: _ }
  75   - { id: 2, class: _ }
  76 body:             |
  77   bb.1 (%ir-block.0):
  78     ; CHECK-LABEL: name: test_and_i16
  79     ; CHECK: [[COPY:%[0-9]+]]:_(s32) = COPY $edx
  80     ; CHECK-NEXT: [[TRUNC:%[0-9]+]]:_(s16) = G_TRUNC [[COPY]](s32)
  81     ; CHECK-NEXT: [[AND:%[0-9]+]]:_(s16) = G_AND [[TRUNC]], [[TRUNC]]
  82     ; CHECK-NEXT: [[ANYEXT:%[0-9]+]]:_(s32) = G_ANYEXT [[AND]](s16)
  83     ; CHECK-NEXT: $eax = COPY [[ANYEXT]](s32)
  84     ; CHECK-NEXT: RET 0
  85     %0(s32) = COPY $edx
  86     %1(s16) = G_TRUNC %0(s32)
  87     %2(s16) = G_AND %1, %1
  88     %3:_(s32) = G_ANYEXT %2
  89     $eax = COPY %3
  90     RET 0
  91 ...
  92 ---
  93 name:            test_and_i27
  94 alignment:       16
  95 legalized:       false
  96 regBankSelected: false
  97 registers:
  98   - { id: 0, class: _ }
  99   - { id: 1, class: _ }
 100   - { id: 2, class: _ }
 101 body:             |
 102   bb.1 (%ir-block.0):
 103     ; CHECK-LABEL: name: test_and_i27
 104     ; CHECK: [[COPY:%[0-9]+]]:_(s32) = COPY $edx
 105     ; CHECK-NEXT: [[AND:%[0-9]+]]:_(s32) = G_AND [[COPY]], [[COPY]]
 106     ; CHECK-NEXT: $eax = COPY [[AND]](s32)
 107     ; CHECK-NEXT: RET 0
 108     %0(s32) = COPY $edx
 109     %1(s27) = G_TRUNC %0(s32)
 110     %2(s27) = G_AND %1, %1
 111     %3:_(s32) = G_ANYEXT %2
 112     $eax = COPY %3
 113     RET 0
 114 ...
 115 ---
 116 name:            test_and_i32
 117 alignment:       16
 118 legalized:       false
 119 regBankSelected: false
 120 registers:
 121   - { id: 0, class: _ }
 122   - { id: 1, class: _ }
 123   - { id: 2, class: _ }
 124 body:             |
 125   bb.1 (%ir-block.0):
 126     ; CHECK-LABEL: name: test_and_i32
 127     ; CHECK: [[DEF:%[0-9]+]]:_(s32) = IMPLICIT_DEF
 128     ; CHECK-NEXT: [[DEF1:%[0-9]+]]:_(s32) = IMPLICIT_DEF
 129     ; CHECK-NEXT: [[AND:%[0-9]+]]:_(s32) = G_AND [[DEF]], [[DEF1]]
 130     ; CHECK-NEXT: $eax = COPY [[AND]](s32)
 131     ; CHECK-NEXT: RET 0
 132     %0(s32) = IMPLICIT_DEF
 133     %1(s32) = IMPLICIT_DEF
 134     %2(s32) = G_AND %0, %1
 135     $eax = COPY %2
 136     RET 0
 137 ...
 138 ---
 139 name:            test_and_i42
 140 alignment:       16
 141 legalized:       false
 142 regBankSelected: false
 143 registers:
 144   - { id: 0, class: _ }
 145   - { id: 1, class: _ }
 146   - { id: 2, class: _ }
 147 body:             |
 148   bb.1 (%ir-block.0):
 149     ; X64-LABEL: name: test_and_i42
 150     ; X64: [[COPY:%[0-9]+]]:_(s64) = COPY $rdx
 151     ; X64-NEXT: [[AND:%[0-9]+]]:_(s64) = G_AND [[COPY]], [[COPY]]
 152     ; X64-NEXT: $rax = COPY [[AND]](s64)
 153     ; X64-NEXT: RET 0
 154     ; X86-LABEL: name: test_and_i42
 155     ; X86: [[COPY:%[0-9]+]]:_(s64) = COPY $rdx
 156     ; X86-NEXT: [[UV:%[0-9]+]]:_(s32), [[UV1:%[0-9]+]]:_(s32) = G_UNMERGE_VALUES [[COPY]](s64)
 157     ; X86-NEXT: [[UV2:%[0-9]+]]:_(s32), [[UV3:%[0-9]+]]:_(s32) = G_UNMERGE_VALUES [[COPY]](s64)
 158     ; X86-NEXT: [[AND:%[0-9]+]]:_(s32) = G_AND [[UV]], [[UV2]]
 159     ; X86-NEXT: [[AND1:%[0-9]+]]:_(s32) = G_AND [[UV1]], [[UV3]]
 160     ; X86-NEXT: [[MV:%[0-9]+]]:_(s64) = G_MERGE_VALUES [[AND]](s32), [[AND1]](s32)
 161     ; X86-NEXT: $rax = COPY [[MV]](s64)
 162     ; X86-NEXT: RET 0
 163     %0(s64) = COPY $rdx
 164     %1(s42) = G_TRUNC %0(s64)
 165     %2(s42) = G_AND %1, %1
 166     %3:_(s64) = G_ANYEXT %2
 167     $rax = COPY %3
 168     RET 0
 169 ...
 170 ---
 171 name:            test_and_i64
 172 alignment:       16
 173 legalized:       false
 174 regBankSelected: false
 175 registers:
 176   - { id: 0, class: _ }
 177   - { id: 1, class: _ }
 178   - { id: 2, class: _ }
 179 body:             |
 180   bb.1 (%ir-block.0):
 181     ; X64-LABEL: name: test_and_i64
 182     ; X64: [[DEF:%[0-9]+]]:_(s64) = IMPLICIT_DEF
 183     ; X64-NEXT: [[DEF1:%[0-9]+]]:_(s64) = IMPLICIT_DEF
 184     ; X64-NEXT: [[AND:%[0-9]+]]:_(s64) = G_AND [[DEF]], [[DEF1]]
 185     ; X64-NEXT: $rax = COPY [[AND]](s64)
 186     ; X64-NEXT: RET 0
 187     ; X86-LABEL: name: test_and_i64
 188     ; X86: [[DEF:%[0-9]+]]:_(s64) = IMPLICIT_DEF
 189     ; X86-NEXT: [[DEF1:%[0-9]+]]:_(s64) = IMPLICIT_DEF
 190     ; X86-NEXT: [[UV:%[0-9]+]]:_(s32), [[UV1:%[0-9]+]]:_(s32) = G_UNMERGE_VALUES [[DEF]](s64)
 191     ; X86-NEXT: [[UV2:%[0-9]+]]:_(s32), [[UV3:%[0-9]+]]:_(s32) = G_UNMERGE_VALUES [[DEF1]](s64)
 192     ; X86-NEXT: [[AND:%[0-9]+]]:_(s32) = G_AND [[UV]], [[UV2]]
 193     ; X86-NEXT: [[AND1:%[0-9]+]]:_(s32) = G_AND [[UV1]], [[UV3]]
 194     ; X86-NEXT: [[MV:%[0-9]+]]:_(s64) = G_MERGE_VALUES [[AND]](s32), [[AND1]](s32)
 195     ; X86-NEXT: $rax = COPY [[MV]](s64)
 196     ; X86-NEXT: RET 0
 197     %0(s64) = IMPLICIT_DEF
 198     %1(s64) = IMPLICIT_DEF
 199     %2(s64) = G_AND %0, %1
 200     $rax = COPY %2
 201     RET 0
 202 ...