llvm/test/CodeGen/X86/cse-two-preds.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py UTC_ARGS: --version 2
   2 # RUN: llc -mtriple=x86_64 -verify-machineinstrs --run-pass=machine-cse -o - %s | FileCheck %s
   3 --- |
   4   target datalayout = "e-m:e-p270:32:32-p271:32:32-p272:64:64-i64:64-f80:128-n8:16:32:64-S128"
   5
   6   define float @max(float noundef %a, float noundef %b) #0 {
   7   entry:
   8     %U = fcmp uno float %a, %b
   9     br i1 %U, label %UL, label %NU
  10
  11   NU:                                               ; preds = %entry
  12     %GT = fcmp ogt float %a, %b
  13     br i1 %GT, label %EXIT, label %NGT
  14
  15   NGT:                                              ; preds = %NU
  16     %LT = fcmp one float %a, %b
  17     br i1 %LT, label %EXIT, label %EQ
  18
  19   EQ:                                               ; preds = %NGT
  20     %bc = bitcast float %a to i32
  21     %cmp = icmp slt i32 %bc, 0
  22     %eq = select i1 %cmp, float %a, float %b
  23     br label %EXIT
  24
  25   UL:                                               ; preds = %entry
  26     %AU = fcmp uno float %a, %a
  27     br i1 %AU, label %EXIT, label %ULB
  28
  29   ULB:                                              ; preds = %UL
  30     br label %EXIT
  31
  32   EXIT:                                             ; preds = %ULB, %UL, %EQ, %NGT, %NU
  33     %res = phi float [ %a, %NU ], [ %b, %NGT ], [ %a, %UL ], [ %eq, %EQ ], [ %b, %ULB ]
  34     ret float %res
  35   }
  36
  37   attributes #0 = { "target-cpu"="skylake" }
  38
  39 ...
  40 ---
  41 name:            max
  42 alignment:       16
  43 exposesReturnsTwice: false
  44 legalized:       false
  45 regBankSelected: false
  46 selected:        false
  47 failedISel:      false
  48 tracksRegLiveness: true
  49 hasWinCFI:       false
  50 callsEHReturn:   false
  51 callsUnwindInit: false
  52 hasEHCatchret:   false
  53 hasEHScopes:     false
  54 hasEHFunclets:   false
  55 isOutlined:      false
  56 debugInstrRef:   true
  57 failsVerification: false
  58 tracksDebugUserValues: false
  59 registers:
  60   - { id: 0, class: fr32, preferred-register: '' }
  61   - { id: 1, class: fr32, preferred-register: '' }
  62   - { id: 2, class: fr32, preferred-register: '' }
  63   - { id: 3, class: fr32, preferred-register: '' }
  64   - { id: 4, class: gr32, preferred-register: '' }
  65 liveins:
  66   - { reg: '$xmm0', virtual-reg: '%2' }
  67   - { reg: '$xmm1', virtual-reg: '%3' }
  68 frameInfo:
  69   isFrameAddressTaken: false
  70   isReturnAddressTaken: false
  71   hasStackMap:     false
  72   hasPatchPoint:   false
  73   stackSize:       0
  74   offsetAdjustment: 0
  75   maxAlignment:    1
  76   adjustsStack:    false
  77   hasCalls:        false
  78   stackProtector:  ''
  79   functionContext: ''
  80   maxCallFrameSize: 4294967295
  81   cvBytesOfCalleeSavedRegisters: 0
  82   hasOpaqueSPAdjustment: false
  83   hasVAStart:      false
  84   hasMustTailInVarArgFunc: false
  85   hasTailCall:     false
  86   localFrameSize:  0
  87   savePoint:       ''
  88   restorePoint:    ''
  89 fixedStack:      []
  90 stack:           []
  91 callSites:       []
  92 debugValueSubstitutions: []
  93 constants:       []
  94 machineFunctionInfo: {}
  95 body:             |
  96   ; CHECK-LABEL: name: max
  97   ; CHECK: bb.0.entry:
  98   ; CHECK-NEXT:   successors: %bb.6(0x00000800), %bb.1(0x7ffff800)
  99   ; CHECK-NEXT:   liveins: $xmm0, $xmm1
 100   ; CHECK-NEXT: {{  $}}
 101   ; CHECK-NEXT:   [[COPY:%[0-9]+]]:fr32 = COPY $xmm1
 102   ; CHECK-NEXT:   [[COPY1:%[0-9]+]]:fr32 = COPY $xmm0
 103   ; CHECK-NEXT:   nofpexcept VUCOMISSrr [[COPY1]], [[COPY]], implicit-def $eflags, implicit $mxcsr
 104   ; CHECK-NEXT:   JCC_1 %bb.6, 10, implicit $eflags
 105   ; CHECK-NEXT:   JMP_1 %bb.1
 106   ; CHECK-NEXT: {{  $}}
 107   ; CHECK-NEXT: bb.1.NU:
 108   ; CHECK-NEXT:   successors: %bb.8(0x40000000), %bb.2(0x40000000)
 109   ; CHECK-NEXT:   liveins: $eflags
 110   ; CHECK-NEXT: {{  $}}
 111   ; CHECK-NEXT:   JCC_1 %bb.8, 7, implicit $eflags
 112   ; CHECK-NEXT:   JMP_1 %bb.2
 113   ; CHECK-NEXT: {{  $}}
 114   ; CHECK-NEXT: bb.2.NGT:
 115   ; CHECK-NEXT:   successors: %bb.8(0x50000000), %bb.3(0x30000000)
 116   ; CHECK-NEXT: {{  $}}
 117   ; CHECK-NEXT:   nofpexcept VUCOMISSrr [[COPY1]], [[COPY]], implicit-def $eflags, implicit $mxcsr
 118   ; CHECK-NEXT:   JCC_1 %bb.8, 5, implicit $eflags
 119   ; CHECK-NEXT:   JMP_1 %bb.3
 120   ; CHECK-NEXT: {{  $}}
 121   ; CHECK-NEXT: bb.3.EQ:
 122   ; CHECK-NEXT:   successors: %bb.4(0x40000000), %bb.5(0x40000000)
 123   ; CHECK-NEXT: {{  $}}
 124   ; CHECK-NEXT:   [[VMOVSS2DIrr:%[0-9]+]]:gr32 = VMOVSS2DIrr [[COPY1]]
 125   ; CHECK-NEXT:   TEST32rr [[VMOVSS2DIrr]], [[VMOVSS2DIrr]], implicit-def $eflags
 126   ; CHECK-NEXT:   JCC_1 %bb.5, 8, implicit $eflags
 127   ; CHECK-NEXT: {{  $}}
 128   ; CHECK-NEXT: bb.4.EQ:
 129   ; CHECK-NEXT:   successors: %bb.5(0x80000000)
 130   ; CHECK-NEXT: {{  $}}
 131   ; CHECK-NEXT: {{  $}}
 132   ; CHECK-NEXT: bb.5.EQ:
 133   ; CHECK-NEXT:   successors: %bb.8(0x80000000)
 134   ; CHECK-NEXT: {{  $}}
 135   ; CHECK-NEXT:   [[PHI:%[0-9]+]]:fr32 = PHI [[COPY]], %bb.4, [[COPY1]], %bb.3
 136   ; CHECK-NEXT:   JMP_1 %bb.8
 137   ; CHECK-NEXT: {{  $}}
 138   ; CHECK-NEXT: bb.6.UL:
 139   ; CHECK-NEXT:   successors: %bb.8(0x00000800), %bb.7(0x7ffff800)
 140   ; CHECK-NEXT: {{  $}}
 141   ; CHECK-NEXT:   nofpexcept VUCOMISSrr [[COPY1]], [[COPY1]], implicit-def $eflags, implicit $mxcsr
 142   ; CHECK-NEXT:   JCC_1 %bb.8, 10, implicit $eflags
 143   ; CHECK-NEXT:   JMP_1 %bb.7
 144   ; CHECK-NEXT: {{  $}}
 145   ; CHECK-NEXT: bb.7.ULB:
 146   ; CHECK-NEXT:   successors: %bb.8(0x80000000)
 147   ; CHECK-NEXT: {{  $}}
 148   ; CHECK-NEXT: {{  $}}
 149   ; CHECK-NEXT: bb.8.EXIT:
 150   ; CHECK-NEXT:   [[PHI1:%[0-9]+]]:fr32 = PHI [[COPY1]], %bb.1, [[COPY]], %bb.2, [[PHI]], %bb.5, [[COPY1]], %bb.6, [[COPY]], %bb.7
 151   ; CHECK-NEXT:   $xmm0 = COPY [[PHI1]]
 152   ; CHECK-NEXT:   RET 0, $xmm0
 153   bb.0.entry:
 154     successors: %bb.4(0x00000800), %bb.1(0x7ffff800)
 155     liveins: $xmm0, $xmm1
 156
 157     %3:fr32 = COPY $xmm1
 158     %2:fr32 = COPY $xmm0
 159     nofpexcept VUCOMISSrr %2, %3, implicit-def $eflags, implicit $mxcsr
 160     JCC_1 %bb.4, 10, implicit $eflags
 161     JMP_1 %bb.1
 162
 163   bb.1.NU:
 164     successors: %bb.6(0x40000000), %bb.2(0x40000000)
 165
 166     nofpexcept VUCOMISSrr %2, %3, implicit-def $eflags, implicit $mxcsr
 167     JCC_1 %bb.6, 7, implicit $eflags
 168     JMP_1 %bb.2
 169
 170   bb.2.NGT:
 171     successors: %bb.6(0x50000000), %bb.3(0x30000000)
 172
 173     nofpexcept VUCOMISSrr %2, %3, implicit-def $eflags, implicit $mxcsr
 174     JCC_1 %bb.6, 5, implicit $eflags
 175     JMP_1 %bb.3
 176
 177   bb.3.EQ:
 178     successors: %bb.7(0x40000000), %bb.8(0x40000000)
 179
 180     %4:gr32 = VMOVSS2DIrr %2
 181     TEST32rr %4, %4, implicit-def $eflags
 182     JCC_1 %bb.8, 8, implicit $eflags
 183
 184   bb.7.EQ:
 185     successors: %bb.8(0x80000000)
 186
 187
 188   bb.8.EQ:
 189     successors: %bb.6(0x80000000)
 190
 191     %0:fr32 = PHI %3, %bb.7, %2, %bb.3
 192     JMP_1 %bb.6
 193
 194   bb.4.UL:
 195     successors: %bb.6(0x00000800), %bb.5(0x7ffff800)
 196
 197     nofpexcept VUCOMISSrr %2, %2, implicit-def $eflags, implicit $mxcsr
 198     JCC_1 %bb.6, 10, implicit $eflags
 199     JMP_1 %bb.5
 200
 201   bb.5.ULB:
 202     successors: %bb.6(0x80000000)
 203
 204
 205   bb.6.EXIT:
 206     %1:fr32 = PHI %2, %bb.1, %3, %bb.2, %0, %bb.8, %2, %bb.4, %3, %bb.5
 207     $xmm0 = COPY %1
 208     RET 0, $xmm0
 209
 210 ...