llvm/test/CodeGen/X86/freeze-binary.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=i686-- -mattr=+sse2 | FileCheck %s --check-prefixes=X86
   3 ; RUN: llc < %s -mtriple=x86_64-- -mattr=+avx2 | FileCheck %s --check-prefixes=X64
   4
   5 define i32 @freeze_and(i32 %a0) nounwind {
   6 ; X86-LABEL: freeze_and:
   7 ; X86:       # %bb.0:
   8 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
   9 ; X86-NEXT:    andl $7, %eax
  10 ; X86-NEXT:    retl
  11 ;
  12 ; X64-LABEL: freeze_and:
  13 ; X64:       # %bb.0:
  14 ; X64-NEXT:    movl %edi, %eax
  15 ; X64-NEXT:    andl $7, %eax
  16 ; X64-NEXT:    retq
  17   %x = and i32 %a0, 15
  18   %y = freeze i32 %x
  19   %z = and i32 %y, 7
  20   ret i32 %z
  21 }
  22
  23 define i32 @freeze_and_extra_use(i32 %a0, ptr %escape) nounwind {
  24 ; X86-LABEL: freeze_and_extra_use:
  25 ; X86:       # %bb.0:
  26 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
  27 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %ecx
  28 ; X86-NEXT:    movl %eax, (%ecx)
  29 ; X86-NEXT:    andl $7, %eax
  30 ; X86-NEXT:    retl
  31 ;
  32 ; X64-LABEL: freeze_and_extra_use:
  33 ; X64:       # %bb.0:
  34 ; X64-NEXT:    movl %edi, %eax
  35 ; X64-NEXT:    movl %edi, (%rsi)
  36 ; X64-NEXT:    andl $7, %eax
  37 ; X64-NEXT:    retq
  38   store i32 %a0, ptr %escape
  39   %x = and i32 %a0, 15
  40   %y = freeze i32 %x
  41   %z = and i32 %y, 7
  42   ret i32 %z
  43 }
  44 define i32 @freeze_and_extra_use2(i32 %a0, ptr %escape) nounwind {
  45 ; X86-LABEL: freeze_and_extra_use2:
  46 ; X86:       # %bb.0:
  47 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
  48 ; X86-NEXT:    andl $15, %eax
  49 ; X86-NEXT:    retl
  50 ;
  51 ; X64-LABEL: freeze_and_extra_use2:
  52 ; X64:       # %bb.0:
  53 ; X64-NEXT:    movl %edi, %eax
  54 ; X64-NEXT:    andl $15, %eax
  55 ; X64-NEXT:    retq
  56   %x = and i32 %a0, 15
  57   %y = freeze i32 %x
  58   %z = and i32 %y, 7
  59   %w = and i32 %y, %a0
  60   ret i32 %w
  61 }
  62
  63 define <2 x i64> @freeze_and_vec(<2 x i64> %a0) nounwind {
  64 ; X86-LABEL: freeze_and_vec:
  65 ; X86:       # %bb.0:
  66 ; X86-NEXT:    andps {{\.?LCPI[0-9]+_[0-9]+}}, %xmm0
  67 ; X86-NEXT:    retl
  68 ;
  69 ; X64-LABEL: freeze_and_vec:
  70 ; X64:       # %bb.0:
  71 ; X64-NEXT:    vandps {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
  72 ; X64-NEXT:    retq
  73   %x = and <2 x i64> %a0, <i64 15, i64 7>
  74   %y = freeze <2 x i64> %x
  75   %z = and <2 x i64> %y, <i64 7, i64 15>
  76   ret <2 x i64> %z
  77 }
  78
  79 define i32 @freeze_or(i32 %a0) nounwind {
  80 ; X86-LABEL: freeze_or:
  81 ; X86:       # %bb.0:
  82 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
  83 ; X86-NEXT:    orl $15, %eax
  84 ; X86-NEXT:    retl
  85 ;
  86 ; X64-LABEL: freeze_or:
  87 ; X64:       # %bb.0:
  88 ; X64-NEXT:    movl %edi, %eax
  89 ; X64-NEXT:    orl $15, %eax
  90 ; X64-NEXT:    retq
  91   %x = or i32 %a0, 3
  92   %y = freeze i32 %x
  93   %z = or i32 %y, 12
  94   ret i32 %z
  95 }
  96
  97 define <2 x i64> @freeze_or_vec(<2 x i64> %a0) nounwind {
  98 ; X86-LABEL: freeze_or_vec:
  99 ; X86:       # %bb.0:
 100 ; X86-NEXT:    orps {{\.?LCPI[0-9]+_[0-9]+}}, %xmm0
 101 ; X86-NEXT:    retl
 102 ;
 103 ; X64-LABEL: freeze_or_vec:
 104 ; X64:       # %bb.0:
 105 ; X64-NEXT:    vorps {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
 106 ; X64-NEXT:    retq
 107   %x = or <2 x i64> %a0, <i64 1, i64 3>
 108   %y = freeze <2 x i64> %x
 109   %z = or <2 x i64> %y, <i64 14, i64 12>
 110   ret <2 x i64> %z
 111 }
 112
 113 define i32 @freeze_xor(i32 %a0) nounwind {
 114 ; X86-LABEL: freeze_xor:
 115 ; X86:       # %bb.0:
 116 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
 117 ; X86-NEXT:    xorl $15, %eax
 118 ; X86-NEXT:    retl
 119 ;
 120 ; X64-LABEL: freeze_xor:
 121 ; X64:       # %bb.0:
 122 ; X64-NEXT:    movl %edi, %eax
 123 ; X64-NEXT:    xorl $15, %eax
 124 ; X64-NEXT:    retq
 125   %x = xor i32 %a0, 3
 126   %y = freeze i32 %x
 127   %z = xor i32 %y, 12
 128   ret i32 %z
 129 }
 130
 131 define <8 x i16> @freeze_xor_vec(<8 x i16> %a0) nounwind {
 132 ; X86-LABEL: freeze_xor_vec:
 133 ; X86:       # %bb.0:
 134 ; X86-NEXT:    pcmpeqd %xmm1, %xmm1
 135 ; X86-NEXT:    pxor %xmm1, %xmm0
 136 ; X86-NEXT:    retl
 137 ;
 138 ; X64-LABEL: freeze_xor_vec:
 139 ; X64:       # %bb.0:
 140 ; X64-NEXT:    vpcmpeqd %xmm1, %xmm1, %xmm1
 141 ; X64-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 142 ; X64-NEXT:    retq
 143   %x = xor <8 x i16> %a0, <i16 -1, i16 0, i16 -1, i16 0, i16 -1, i16 0, i16 -1, i16 0>
 144   %y = freeze <8 x i16> %x
 145   %z = xor <8 x i16> %y, <i16 0, i16 -1, i16 0, i16 -1, i16 0, i16 -1, i16 0, i16 -1>
 146   ret <8 x i16> %z
 147 }
 148
 149 define i32 @freeze_add(i32 %a0) nounwind {
 150 ; X86-LABEL: freeze_add:
 151 ; X86:       # %bb.0:
 152 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
 153 ; X86-NEXT:    addl $2, %eax
 154 ; X86-NEXT:    retl
 155 ;
 156 ; X64-LABEL: freeze_add:
 157 ; X64:       # %bb.0:
 158 ; X64-NEXT:    # kill: def $edi killed $edi def $rdi
 159 ; X64-NEXT:    leal 2(%rdi), %eax
 160 ; X64-NEXT:    retq
 161   %x = add i32 %a0, 1
 162   %y = freeze i32 %x
 163   %z = add i32 %y, 1
 164   ret i32 %z
 165 }
 166
 167 define i32 @freeze_add_nsw(i32 %a0) nounwind {
 168 ; X86-LABEL: freeze_add_nsw:
 169 ; X86:       # %bb.0:
 170 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
 171 ; X86-NEXT:    addl $2, %eax
 172 ; X86-NEXT:    retl
 173 ;
 174 ; X64-LABEL: freeze_add_nsw:
 175 ; X64:       # %bb.0:
 176 ; X64-NEXT:    # kill: def $edi killed $edi def $rdi
 177 ; X64-NEXT:    leal 2(%rdi), %eax
 178 ; X64-NEXT:    retq
 179   %x = add nsw i32 %a0, 1
 180   %y = freeze i32 %x
 181   %z = add i32 %y, 1
 182   ret i32 %z
 183 }
 184
 185 define <4 x i32> @freeze_add_vec(<4 x i32> %a0) nounwind {
 186 ; X86-LABEL: freeze_add_vec:
 187 ; X86:       # %bb.0:
 188 ; X86-NEXT:    paddd {{\.?LCPI[0-9]+_[0-9]+}}, %xmm0
 189 ; X86-NEXT:    retl
 190 ;
 191 ; X64-LABEL: freeze_add_vec:
 192 ; X64:       # %bb.0:
 193 ; X64-NEXT:    vpbroadcastd {{.*#+}} xmm1 = [5,5,5,5]
 194 ; X64-NEXT:    vpaddd %xmm1, %xmm0, %xmm0
 195 ; X64-NEXT:    retq
 196   %x = add <4 x i32> %a0, <i32 1, i32 2, i32 3, i32 4>
 197   %y = freeze <4 x i32> %x
 198   %z = add <4 x i32> %y, <i32 4, i32 3, i32 2, i32 1>
 199   ret <4 x i32> %z
 200 }
 201
 202 define <4 x i32> @freeze_add_vec_undef(<4 x i32> %a0) nounwind {
 203 ; X86-LABEL: freeze_add_vec_undef:
 204 ; X86:       # %bb.0:
 205 ; X86-NEXT:    paddd {{\.?LCPI[0-9]+_[0-9]+}}, %xmm0
 206 ; X86-NEXT:    paddd {{\.?LCPI[0-9]+_[0-9]+}}, %xmm0
 207 ; X86-NEXT:    retl
 208 ;
 209 ; X64-LABEL: freeze_add_vec_undef:
 210 ; X64:       # %bb.0:
 211 ; X64-NEXT:    vpaddd {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
 212 ; X64-NEXT:    vpaddd {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
 213 ; X64-NEXT:    retq
 214   %x = add <4 x i32> %a0, <i32 1, i32 2, i32 3, i32 undef>
 215   %y = freeze <4 x i32> %x
 216   %z = add <4 x i32> %y, <i32 4, i32 3, i32 2, i32 undef>
 217   ret <4 x i32> %z
 218 }
 219
 220 define i32 @freeze_sub(i32 %a0) nounwind {
 221 ; X86-LABEL: freeze_sub:
 222 ; X86:       # %bb.0:
 223 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
 224 ; X86-NEXT:    addl $-2, %eax
 225 ; X86-NEXT:    retl
 226 ;
 227 ; X64-LABEL: freeze_sub:
 228 ; X64:       # %bb.0:
 229 ; X64-NEXT:    # kill: def $edi killed $edi def $rdi
 230 ; X64-NEXT:    leal -2(%rdi), %eax
 231 ; X64-NEXT:    retq
 232   %x = sub i32 %a0, 1
 233   %y = freeze i32 %x
 234   %z = sub i32 %y, 1
 235   ret i32 %z
 236 }
 237
 238 define i32 @freeze_sub_nuw(i32 %a0) nounwind {
 239 ; X86-LABEL: freeze_sub_nuw:
 240 ; X86:       # %bb.0:
 241 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
 242 ; X86-NEXT:    addl $-2, %eax
 243 ; X86-NEXT:    retl
 244 ;
 245 ; X64-LABEL: freeze_sub_nuw:
 246 ; X64:       # %bb.0:
 247 ; X64-NEXT:    # kill: def $edi killed $edi def $rdi
 248 ; X64-NEXT:    leal -2(%rdi), %eax
 249 ; X64-NEXT:    retq
 250   %x = sub nuw i32 %a0, 1
 251   %y = freeze i32 %x
 252   %z = sub i32 %y, 1
 253   ret i32 %z
 254 }
 255
 256 define <4 x i32> @freeze_sub_vec(<4 x i32> %a0) nounwind {
 257 ; X86-LABEL: freeze_sub_vec:
 258 ; X86:       # %bb.0:
 259 ; X86-NEXT:    psubd {{\.?LCPI[0-9]+_[0-9]+}}, %xmm0
 260 ; X86-NEXT:    retl
 261 ;
 262 ; X64-LABEL: freeze_sub_vec:
 263 ; X64:       # %bb.0:
 264 ; X64-NEXT:    vpbroadcastd {{.*#+}} xmm1 = [5,5,5,5]
 265 ; X64-NEXT:    vpsubd %xmm1, %xmm0, %xmm0
 266 ; X64-NEXT:    retq
 267   %x = sub <4 x i32> %a0, <i32 1, i32 2, i32 3, i32 4>
 268   %y = freeze <4 x i32> %x
 269   %z = sub <4 x i32> %y, <i32 4, i32 3, i32 2, i32 1>
 270   ret <4 x i32> %z
 271 }
 272
 273 define <4 x i32> @freeze_sub_vec_undef(<4 x i32> %a0) nounwind {
 274 ; X86-LABEL: freeze_sub_vec_undef:
 275 ; X86:       # %bb.0:
 276 ; X86-NEXT:    psubd {{\.?LCPI[0-9]+_[0-9]+}}, %xmm0
 277 ; X86-NEXT:    psubd {{\.?LCPI[0-9]+_[0-9]+}}, %xmm0
 278 ; X86-NEXT:    retl
 279 ;
 280 ; X64-LABEL: freeze_sub_vec_undef:
 281 ; X64:       # %bb.0:
 282 ; X64-NEXT:    vpsubd {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
 283 ; X64-NEXT:    vpsubd {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
 284 ; X64-NEXT:    retq
 285   %x = sub <4 x i32> %a0, <i32 1, i32 2, i32 3, i32 undef>
 286   %y = freeze <4 x i32> %x
 287   %z = sub <4 x i32> %y, <i32 4, i32 3, i32 2, i32 undef>
 288   ret <4 x i32> %z
 289 }
 290
 291 define i32 @freeze_mul(i32 %a0) nounwind {
 292 ; X86-LABEL: freeze_mul:
 293 ; X86:       # %bb.0:
 294 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
 295 ; X86-NEXT:    shll $2, %eax
 296 ; X86-NEXT:    retl
 297 ;
 298 ; X64-LABEL: freeze_mul:
 299 ; X64:       # %bb.0:
 300 ; X64-NEXT:    # kill: def $edi killed $edi def $rdi
 301 ; X64-NEXT:    leal (,%rdi,4), %eax
 302 ; X64-NEXT:    retq
 303   %x = mul i32 %a0, 2
 304   %y = freeze i32 %x
 305   %z = mul i32 %y, 2
 306   ret i32 %z
 307 }
 308
 309 define i32 @freeze_mul_nsw(i32 %a0) nounwind {
 310 ; X86-LABEL: freeze_mul_nsw:
 311 ; X86:       # %bb.0:
 312 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
 313 ; X86-NEXT:    leal (%eax,%eax,4), %eax
 314 ; X86-NEXT:    leal (%eax,%eax,2), %eax
 315 ; X86-NEXT:    retl
 316 ;
 317 ; X64-LABEL: freeze_mul_nsw:
 318 ; X64:       # %bb.0:
 319 ; X64-NEXT:    # kill: def $edi killed $edi def $rdi
 320 ; X64-NEXT:    leal (%rdi,%rdi,4), %eax
 321 ; X64-NEXT:    leal (%rax,%rax,2), %eax
 322 ; X64-NEXT:    retq
 323   %x = mul nsw i32 %a0, 3
 324   %y = freeze i32 %x
 325   %z = mul i32 %y, 5
 326   ret i32 %z
 327 }
 328
 329 define <8 x i16> @freeze_mul_vec(<8 x i16> %a0) nounwind {
 330 ; X86-LABEL: freeze_mul_vec:
 331 ; X86:       # %bb.0:
 332 ; X86-NEXT:    pmullw {{\.?LCPI[0-9]+_[0-9]+}}, %xmm0
 333 ; X86-NEXT:    retl
 334 ;
 335 ; X64-LABEL: freeze_mul_vec:
 336 ; X64:       # %bb.0:
 337 ; X64-NEXT:    vpmullw {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
 338 ; X64-NEXT:    retq
 339   %x = mul <8 x i16> %a0, <i16 1, i16 2, i16 3, i16 4, i16 4, i16 3, i16 2, i16 1>
 340   %y = freeze <8 x i16> %x
 341   %z = mul <8 x i16> %y, <i16 4, i16 3, i16 2, i16 1, i16 1, i16 2, i16 3, i16 4>
 342   ret <8 x i16> %z
 343 }
 344
 345 define <8 x i16> @freeze_mul_vec_undef(<8 x i16> %a0) nounwind {
 346 ; X86-LABEL: freeze_mul_vec_undef:
 347 ; X86:       # %bb.0:
 348 ; X86-NEXT:    pmullw {{\.?LCPI[0-9]+_[0-9]+}}, %xmm0
 349 ; X86-NEXT:    pmullw {{\.?LCPI[0-9]+_[0-9]+}}, %xmm0
 350 ; X86-NEXT:    retl
 351 ;
 352 ; X64-LABEL: freeze_mul_vec_undef:
 353 ; X64:       # %bb.0:
 354 ; X64-NEXT:    vpmullw {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
 355 ; X64-NEXT:    vpmullw {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
 356 ; X64-NEXT:    retq
 357   %x = mul <8 x i16> %a0, <i16 1, i16 2, i16 3, i16 4, i16 4, i16 3, i16 undef, i16 1>
 358   %y = freeze <8 x i16> %x
 359   %z = mul <8 x i16> %y, <i16 4, i16 3, i16 2, i16 1, i16 1, i16 2, i16 undef, i16 4>
 360   ret <8 x i16> %z
 361 }
 362
 363 define i32 @freeze_shl(i32 %a0) nounwind {
 364 ; X86-LABEL: freeze_shl:
 365 ; X86:       # %bb.0:
 366 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
 367 ; X86-NEXT:    shll $3, %eax
 368 ; X86-NEXT:    retl
 369 ;
 370 ; X64-LABEL: freeze_shl:
 371 ; X64:       # %bb.0:
 372 ; X64-NEXT:    # kill: def $edi killed $edi def $rdi
 373 ; X64-NEXT:    leal (,%rdi,8), %eax
 374 ; X64-NEXT:    retq
 375   %x = shl i32 %a0, 1
 376   %y = freeze i32 %x
 377   %z = shl i32 %y, 2
 378   ret i32 %z
 379 }
 380
 381 define i32 @freeze_shl_nsw(i32 %a0) nounwind {
 382 ; X86-LABEL: freeze_shl_nsw:
 383 ; X86:       # %bb.0:
 384 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
 385 ; X86-NEXT:    shll $8, %eax
 386 ; X86-NEXT:    retl
 387 ;
 388 ; X64-LABEL: freeze_shl_nsw:
 389 ; X64:       # %bb.0:
 390 ; X64-NEXT:    movl %edi, %eax
 391 ; X64-NEXT:    shll $8, %eax
 392 ; X64-NEXT:    retq
 393   %x = shl nsw i32 %a0, 3
 394   %y = freeze i32 %x
 395   %z = shl i32 %y, 5
 396   ret i32 %z
 397 }
 398
 399 define i32 @freeze_shl_outofrange(i32 %a0) nounwind {
 400 ; X86-LABEL: freeze_shl_outofrange:
 401 ; X86:       # %bb.0:
 402 ; X86-NEXT:    shll $2, %eax
 403 ; X86-NEXT:    retl
 404 ;
 405 ; X64-LABEL: freeze_shl_outofrange:
 406 ; X64:       # %bb.0:
 407 ; X64-NEXT:    shll $2, %eax
 408 ; X64-NEXT:    retq
 409   %x = shl i32 %a0, 32
 410   %y = freeze i32 %x
 411   %z = shl i32 %y, 2
 412   ret i32 %z
 413 }
 414
 415 define <2 x i64> @freeze_shl_vec(<2 x i64> %a0) nounwind {
 416 ; X86-LABEL: freeze_shl_vec:
 417 ; X86:       # %bb.0:
 418 ; X86-NEXT:    movdqa %xmm0, %xmm1
 419 ; X86-NEXT:    psllq $4, %xmm1
 420 ; X86-NEXT:    psllq $2, %xmm0
 421 ; X86-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
 422 ; X86-NEXT:    retl
 423 ;
 424 ; X64-LABEL: freeze_shl_vec:
 425 ; X64:       # %bb.0:
 426 ; X64-NEXT:    vpsllvq {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
 427 ; X64-NEXT:    retq
 428   %x = shl <2 x i64> %a0, <i64 2, i64 1>
 429   %y = freeze <2 x i64> %x
 430   %z = shl <2 x i64> %y, <i64 2, i64 1>
 431   ret <2 x i64> %z
 432 }
 433
 434 define <2 x i64> @freeze_shl_vec_outofrange(<2 x i64> %a0) nounwind {
 435 ; X86-LABEL: freeze_shl_vec_outofrange:
 436 ; X86:       # %bb.0:
 437 ; X86-NEXT:    psllq $3, %xmm0
 438 ; X86-NEXT:    retl
 439 ;
 440 ; X64-LABEL: freeze_shl_vec_outofrange:
 441 ; X64:       # %bb.0:
 442 ; X64-NEXT:    vpsllvq {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
 443 ; X64-NEXT:    vpsllq $2, %xmm0, %xmm0
 444 ; X64-NEXT:    retq
 445   %x = shl <2 x i64> %a0, <i64 1, i64 64>
 446   %y = freeze <2 x i64> %x
 447   %z = shl <2 x i64> %y, <i64 2, i64 2>
 448   ret <2 x i64> %z
 449 }
 450
 451 define i32 @freeze_ashr(i32 %a0) nounwind {
 452 ; X86-LABEL: freeze_ashr:
 453 ; X86:       # %bb.0:
 454 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
 455 ; X86-NEXT:    sarl $3, %eax
 456 ; X86-NEXT:    sarl $3, %eax
 457 ; X86-NEXT:    retl
 458 ;
 459 ; X64-LABEL: freeze_ashr:
 460 ; X64:       # %bb.0:
 461 ; X64-NEXT:    movl %edi, %eax
 462 ; X64-NEXT:    sarl $3, %eax
 463 ; X64-NEXT:    sarl $3, %eax
 464 ; X64-NEXT:    retq
 465   %x = ashr i32 %a0, 3
 466   %y = freeze i32 %x
 467   %z = ashr i32 %y, 3
 468   ret i32 %z
 469 }
 470
 471 define i32 @freeze_ashr_exact(i32 %a0) nounwind {
 472 ; X86-LABEL: freeze_ashr_exact:
 473 ; X86:       # %bb.0:
 474 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
 475 ; X86-NEXT:    sarl $3, %eax
 476 ; X86-NEXT:    sarl $6, %eax
 477 ; X86-NEXT:    retl
 478 ;
 479 ; X64-LABEL: freeze_ashr_exact:
 480 ; X64:       # %bb.0:
 481 ; X64-NEXT:    movl %edi, %eax
 482 ; X64-NEXT:    sarl $3, %eax
 483 ; X64-NEXT:    sarl $6, %eax
 484 ; X64-NEXT:    retq
 485   %x = ashr exact i32 %a0, 3
 486   %y = freeze i32 %x
 487   %z = ashr i32 %y, 6
 488   ret i32 %z
 489 }
 490
 491 define i32 @freeze_ashr_outofrange(i32 %a0) nounwind {
 492 ; X86-LABEL: freeze_ashr_outofrange:
 493 ; X86:       # %bb.0:
 494 ; X86-NEXT:    sarl $3, %eax
 495 ; X86-NEXT:    retl
 496 ;
 497 ; X64-LABEL: freeze_ashr_outofrange:
 498 ; X64:       # %bb.0:
 499 ; X64-NEXT:    sarl $3, %eax
 500 ; X64-NEXT:    retq
 501   %x = ashr i32 %a0, 32
 502   %y = freeze i32 %x
 503   %z = ashr i32 %y, 3
 504   ret i32 %z
 505 }
 506
 507 define <8 x i16> @freeze_ashr_vec(<8 x i16> %a0) nounwind {
 508 ; X86-LABEL: freeze_ashr_vec:
 509 ; X86:       # %bb.0:
 510 ; X86-NEXT:    movdqa %xmm0, %xmm2
 511 ; X86-NEXT:    psraw $1, %xmm2
 512 ; X86-NEXT:    movdqa {{.*#+}} xmm1 = [65535,0,65535,0,65535,0,65535,0]
 513 ; X86-NEXT:    movdqa %xmm1, %xmm3
 514 ; X86-NEXT:    pandn %xmm2, %xmm3
 515 ; X86-NEXT:    psraw $3, %xmm0
 516 ; X86-NEXT:    pand %xmm1, %xmm0
 517 ; X86-NEXT:    por %xmm3, %xmm0
 518 ; X86-NEXT:    movdqa %xmm0, %xmm2
 519 ; X86-NEXT:    psraw $3, %xmm2
 520 ; X86-NEXT:    psraw $1, %xmm0
 521 ; X86-NEXT:    pand %xmm1, %xmm0
 522 ; X86-NEXT:    pandn %xmm2, %xmm1
 523 ; X86-NEXT:    por %xmm1, %xmm0
 524 ; X86-NEXT:    retl
 525 ;
 526 ; X64-LABEL: freeze_ashr_vec:
 527 ; X64:       # %bb.0:
 528 ; X64-NEXT:    vpsraw $1, %xmm0, %xmm1
 529 ; X64-NEXT:    vpsraw $3, %xmm0, %xmm0
 530 ; X64-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3],xmm0[4],xmm1[5],xmm0[6],xmm1[7]
 531 ; X64-NEXT:    vpsraw $3, %xmm0, %xmm1
 532 ; X64-NEXT:    vpsraw $1, %xmm0, %xmm0
 533 ; X64-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3],xmm0[4],xmm1[5],xmm0[6],xmm1[7]
 534 ; X64-NEXT:    retq
 535   %x = ashr <8 x i16> %a0, <i16 3, i16 1, i16 3, i16 1, i16 3, i16 1, i16 3, i16 1>
 536   %y = freeze <8 x i16> %x
 537   %z = ashr <8 x i16> %y, <i16 1, i16 3, i16 1, i16 3, i16 1, i16 3, i16 1, i16 3>
 538   ret <8 x i16> %z
 539 }
 540
 541 define <4 x i32> @freeze_ashr_vec_outofrange(<4 x i32> %a0) nounwind {
 542 ; X86-LABEL: freeze_ashr_vec_outofrange:
 543 ; X86:       # %bb.0:
 544 ; X86-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,3,2,3]
 545 ; X86-NEXT:    psrad $1, %xmm0
 546 ; X86-NEXT:    psrad $2, %xmm0
 547 ; X86-NEXT:    retl
 548 ;
 549 ; X64-LABEL: freeze_ashr_vec_outofrange:
 550 ; X64:       # %bb.0:
 551 ; X64-NEXT:    vpsravd {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
 552 ; X64-NEXT:    vpsrad $2, %xmm0, %xmm0
 553 ; X64-NEXT:    retq
 554   %x = ashr <4 x i32> %a0, <i32 1, i32 33, i32 1, i32 1>
 555   %y = freeze <4 x i32> %x
 556   %z = ashr <4 x i32> %y, <i32 2, i32 2, i32 2, i32 2>
 557   ret <4 x i32> %z
 558 }
 559
 560 define i32 @freeze_lshr(i32 %a0) nounwind {
 561 ; X86-LABEL: freeze_lshr:
 562 ; X86:       # %bb.0:
 563 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
 564 ; X86-NEXT:    shrl $2, %eax
 565 ; X86-NEXT:    shrl %eax
 566 ; X86-NEXT:    retl
 567 ;
 568 ; X64-LABEL: freeze_lshr:
 569 ; X64:       # %bb.0:
 570 ; X64-NEXT:    movl %edi, %eax
 571 ; X64-NEXT:    shrl $2, %eax
 572 ; X64-NEXT:    shrl %eax
 573 ; X64-NEXT:    retq
 574   %x = lshr i32 %a0, 2
 575   %y = freeze i32 %x
 576   %z = lshr i32 %y, 1
 577   ret i32 %z
 578 }
 579
 580 define i32 @freeze_lshr_exact(i32 %a0) nounwind {
 581 ; X86-LABEL: freeze_lshr_exact:
 582 ; X86:       # %bb.0:
 583 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
 584 ; X86-NEXT:    shrl $3, %eax
 585 ; X86-NEXT:    shrl $5, %eax
 586 ; X86-NEXT:    retl
 587 ;
 588 ; X64-LABEL: freeze_lshr_exact:
 589 ; X64:       # %bb.0:
 590 ; X64-NEXT:    movl %edi, %eax
 591 ; X64-NEXT:    shrl $3, %eax
 592 ; X64-NEXT:    shrl $5, %eax
 593 ; X64-NEXT:    retq
 594   %x = lshr exact i32 %a0, 3
 595   %y = freeze i32 %x
 596   %z = lshr i32 %y, 5
 597   ret i32 %z
 598 }
 599
 600 define i32 @freeze_lshr_outofrange(i32 %a0) nounwind {
 601 ; X86-LABEL: freeze_lshr_outofrange:
 602 ; X86:       # %bb.0:
 603 ; X86-NEXT:    shrl %eax
 604 ; X86-NEXT:    retl
 605 ;
 606 ; X64-LABEL: freeze_lshr_outofrange:
 607 ; X64:       # %bb.0:
 608 ; X64-NEXT:    shrl %eax
 609 ; X64-NEXT:    retq
 610   %x = lshr i32 %a0, 32
 611   %y = freeze i32 %x
 612   %z = lshr i32 %y, 1
 613   ret i32 %z
 614 }
 615
 616 define <8 x i16> @freeze_lshr_vec(<8 x i16> %a0) nounwind {
 617 ; X86-LABEL: freeze_lshr_vec:
 618 ; X86:       # %bb.0:
 619 ; X86-NEXT:    movdqa %xmm0, %xmm2
 620 ; X86-NEXT:    psrlw $1, %xmm2
 621 ; X86-NEXT:    movdqa {{.*#+}} xmm1 = [65535,0,65535,0,65535,0,65535,0]
 622 ; X86-NEXT:    movdqa %xmm1, %xmm3
 623 ; X86-NEXT:    pandn %xmm2, %xmm3
 624 ; X86-NEXT:    psrlw $2, %xmm0
 625 ; X86-NEXT:    pand %xmm1, %xmm0
 626 ; X86-NEXT:    por %xmm3, %xmm0
 627 ; X86-NEXT:    movdqa %xmm0, %xmm2
 628 ; X86-NEXT:    psrlw $2, %xmm2
 629 ; X86-NEXT:    psrlw $1, %xmm0
 630 ; X86-NEXT:    pand %xmm1, %xmm0
 631 ; X86-NEXT:    pandn %xmm2, %xmm1
 632 ; X86-NEXT:    por %xmm1, %xmm0
 633 ; X86-NEXT:    retl
 634 ;
 635 ; X64-LABEL: freeze_lshr_vec:
 636 ; X64:       # %bb.0:
 637 ; X64-NEXT:    vpsrlw $1, %xmm0, %xmm1
 638 ; X64-NEXT:    vpsrlw $2, %xmm0, %xmm0
 639 ; X64-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3],xmm0[4],xmm1[5],xmm0[6],xmm1[7]
 640 ; X64-NEXT:    vpsrlw $2, %xmm0, %xmm1
 641 ; X64-NEXT:    vpsrlw $1, %xmm0, %xmm0
 642 ; X64-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3],xmm0[4],xmm1[5],xmm0[6],xmm1[7]
 643 ; X64-NEXT:    retq
 644   %x = lshr <8 x i16> %a0, <i16 2, i16 1, i16 2, i16 1, i16 2, i16 1, i16 2, i16 1>
 645   %y = freeze <8 x i16> %x
 646   %z = lshr <8 x i16> %y, <i16 1, i16 2, i16 1, i16 2, i16 1, i16 2, i16 1, i16 2>
 647   ret <8 x i16> %z
 648 }
 649
 650 define <4 x i32> @freeze_lshr_vec_outofrange(<4 x i32> %a0) nounwind {
 651 ; X86-LABEL: freeze_lshr_vec_outofrange:
 652 ; X86:       # %bb.0:
 653 ; X86-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,3,2,3]
 654 ; X86-NEXT:    psrld $1, %xmm0
 655 ; X86-NEXT:    psrld $2, %xmm0
 656 ; X86-NEXT:    retl
 657 ;
 658 ; X64-LABEL: freeze_lshr_vec_outofrange:
 659 ; X64:       # %bb.0:
 660 ; X64-NEXT:    vpsrlvd {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
 661 ; X64-NEXT:    vpsrld $2, %xmm0, %xmm0
 662 ; X64-NEXT:    retq
 663   %x = lshr <4 x i32> %a0, <i32 1, i32 33, i32 1, i32 1>
 664   %y = freeze <4 x i32> %x
 665   %z = lshr <4 x i32> %y, <i32 2, i32 2, i32 2, i32 2>
 666   ret <4 x i32> %z
 667 }
 668
 669 define i32 @freeze_rotl(i32 %a0) nounwind {
 670 ; X86-LABEL: freeze_rotl:
 671 ; X86:       # %bb.0:
 672 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
 673 ; X86-NEXT:    roll $10, %eax
 674 ; X86-NEXT:    retl
 675 ;
 676 ; X64-LABEL: freeze_rotl:
 677 ; X64:       # %bb.0:
 678 ; X64-NEXT:    movl %edi, %eax
 679 ; X64-NEXT:    roll $10, %eax
 680 ; X64-NEXT:    retq
 681   %x = call i32 @llvm.fshl.i32(i32 %a0, i32 %a0, i32 5)
 682   %y = freeze i32 %x
 683   %z = call i32 @llvm.fshl.i32(i32 %y, i32 %y, i32 5)
 684   ret i32 %z
 685 }
 686 declare i32 @llvm.fshl.i32(i32, i32, i32)
 687
 688 define <4 x i32> @freeze_rotl_vec(<4 x i32> %a0) nounwind {
 689 ; X86-LABEL: freeze_rotl_vec:
 690 ; X86:       # %bb.0:
 691 ; X86-NEXT:    movdqa %xmm0, %xmm1
 692 ; X86-NEXT:    psrld $2, %xmm1
 693 ; X86-NEXT:    pslld $30, %xmm0
 694 ; X86-NEXT:    por %xmm1, %xmm0
 695 ; X86-NEXT:    retl
 696 ;
 697 ; X64-LABEL: freeze_rotl_vec:
 698 ; X64:       # %bb.0:
 699 ; X64-NEXT:    vpsrld $2, %xmm0, %xmm1
 700 ; X64-NEXT:    vpslld $30, %xmm0, %xmm0
 701 ; X64-NEXT:    vpor %xmm1, %xmm0, %xmm0
 702 ; X64-NEXT:    retq
 703   %x = call <4 x i32> @llvm.fshl.v4i32(<4 x i32> %a0, <4 x i32> %a0, <4 x i32> <i32 0, i32 1, i32 2, i32 3>)
 704   %y = freeze <4 x i32> %x
 705   %z = call <4 x i32> @llvm.fshl.v4i32(<4 x i32> %y, <4 x i32> %y, <4 x i32> <i32 30, i32 29, i32 28, i32 27>)
 706   ret <4 x i32> %z
 707 }
 708 declare <4 x i32> @llvm.fshl.v4i32(<4 x i32>, <4 x i32>, <4 x i32>)
 709
 710 define i32 @freeze_rotr(i32 %a0) nounwind {
 711 ; X86-LABEL: freeze_rotr:
 712 ; X86:       # %bb.0:
 713 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
 714 ; X86-NEXT:    rorl $24, %eax
 715 ; X86-NEXT:    retl
 716 ;
 717 ; X64-LABEL: freeze_rotr:
 718 ; X64:       # %bb.0:
 719 ; X64-NEXT:    movl %edi, %eax
 720 ; X64-NEXT:    rorl $24, %eax
 721 ; X64-NEXT:    retq
 722   %x = call i32 @llvm.fshr.i32(i32 %a0, i32 %a0, i32 11)
 723   %y = freeze i32 %x
 724   %z = call i32 @llvm.fshr.i32(i32 %y, i32 %y, i32 13)
 725   ret i32 %z
 726 }
 727 declare i32 @llvm.fshr.i32(i32, i32, i32)
 728
 729 define <4 x i32> @freeze_rotr_vec(<4 x i32> %a0) nounwind {
 730 ; X86-LABEL: freeze_rotr_vec:
 731 ; X86:       # %bb.0:
 732 ; X86-NEXT:    movdqa %xmm0, %xmm1
 733 ; X86-NEXT:    psrld $31, %xmm1
 734 ; X86-NEXT:    paddd %xmm0, %xmm0
 735 ; X86-NEXT:    por %xmm1, %xmm0
 736 ; X86-NEXT:    retl
 737 ;
 738 ; X64-LABEL: freeze_rotr_vec:
 739 ; X64:       # %bb.0:
 740 ; X64-NEXT:    vpsrld $31, %xmm0, %xmm1
 741 ; X64-NEXT:    vpaddd %xmm0, %xmm0, %xmm0
 742 ; X64-NEXT:    vpor %xmm1, %xmm0, %xmm0
 743 ; X64-NEXT:    retq
 744   %x = call <4 x i32> @llvm.fshr.v4i32(<4 x i32> %a0, <4 x i32> %a0, <4 x i32> <i32 0, i32 1, i32 2, i32 3>)
 745   %y = freeze <4 x i32> %x
 746   %z = call <4 x i32> @llvm.fshr.v4i32(<4 x i32> %y, <4 x i32> %y, <4 x i32> <i32 31, i32 30, i32 29, i32 28>)
 747   ret <4 x i32> %z
 748 }
 749 declare <4 x i32> @llvm.fshr.v4i32(<4 x i32>, <4 x i32>, <4 x i32>)
 750
 751 define i32 @freeze_fshl(i32 %a0, i32 %a1, i32 %a2) nounwind {
 752 ; X86-LABEL: freeze_fshl:
 753 ; X86:       # %bb.0:
 754 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %ecx
 755 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
 756 ; X86-NEXT:    shrl $27, %eax
 757 ; X86-NEXT:    shldl $27, %ecx, %eax
 758 ; X86-NEXT:    retl
 759 ;
 760 ; X64-LABEL: freeze_fshl:
 761 ; X64:       # %bb.0:
 762 ; X64-NEXT:    movl %esi, %eax
 763 ; X64-NEXT:    shrl $27, %eax
 764 ; X64-NEXT:    shldl $27, %edx, %eax
 765 ; X64-NEXT:    retq
 766   %f1 = freeze i32 %a1
 767   %f2 = freeze i32 %a2
 768   %x = call i32 @llvm.fshl.i32(i32 %a0, i32 %f1, i32 5)
 769   %y = freeze i32 %x
 770   %z = call i32 @llvm.fshl.i32(i32 %y, i32 %f2, i32 27)
 771   ret i32 %z
 772 }
 773
 774 define i32 @freeze_fshr(i32 %a0, i32 %a1, i32 %a2) nounwind {
 775 ; X86-LABEL: freeze_fshr:
 776 ; X86:       # %bb.0:
 777 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %ecx
 778 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
 779 ; X86-NEXT:    shrl %eax
 780 ; X86-NEXT:    shldl $1, %ecx, %eax
 781 ; X86-NEXT:    retl
 782 ;
 783 ; X64-LABEL: freeze_fshr:
 784 ; X64:       # %bb.0:
 785 ; X64-NEXT:    movl %esi, %eax
 786 ; X64-NEXT:    shrl %eax
 787 ; X64-NEXT:    shldl $1, %edx, %eax
 788 ; X64-NEXT:    retq
 789   %f1 = freeze i32 %a1
 790   %f2 = freeze i32 %a2
 791   %x = call i32 @llvm.fshr.i32(i32 %a0, i32 %f1, i32 1)
 792   %y = freeze i32 %x
 793   %z = call i32 @llvm.fshr.i32(i32 %y, i32 %f2, i32 31)
 794   ret i32 %z
 795 }
 796
 797 define void @pr59676_frozen(ptr %dst, i32 %x.orig) {
 798 ; X86-LABEL: pr59676_frozen:
 799 ; X86:       # %bb.0:
 800 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %ecx
 801 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
 802 ; X86-NEXT:    imull %eax, %eax
 803 ; X86-NEXT:    imull $84, %eax, %eax
 804 ; X86-NEXT:    movl $818089009, %edx # imm = 0x30C30C31
 805 ; X86-NEXT:    imull %edx
 806 ; X86-NEXT:    movl %edx, %eax
 807 ; X86-NEXT:    shrl $31, %eax
 808 ; X86-NEXT:    sarl $3, %edx
 809 ; X86-NEXT:    addl %eax, %edx
 810 ; X86-NEXT:    movl %edx, (%ecx)
 811 ; X86-NEXT:    retl
 812 ;
 813 ; X64-LABEL: pr59676_frozen:
 814 ; X64:       # %bb.0:
 815 ; X64-NEXT:    imull %esi, %esi
 816 ; X64-NEXT:    imull $84, %esi, %eax
 817 ; X64-NEXT:    cltq
 818 ; X64-NEXT:    imulq $818089009, %rax, %rax # imm = 0x30C30C31
 819 ; X64-NEXT:    movq %rax, %rcx
 820 ; X64-NEXT:    shrq $63, %rcx
 821 ; X64-NEXT:    sarq $35, %rax
 822 ; X64-NEXT:    addl %ecx, %eax
 823 ; X64-NEXT:    movl %eax, (%rdi)
 824 ; X64-NEXT:    retq
 825   %x = freeze i32 %x.orig
 826   %mul = mul i32 %x, 42
 827   %shl = shl i32 %x, 1
 828   %mul.frozen = freeze i32 %mul
 829   %shl.frozen = freeze i32 %shl
 830   %area = mul i32 %mul.frozen, %shl.frozen
 831   %div = sdiv i32 %area, 42
 832   store i32 %div, ptr %dst, align 4
 833   ret void
 834 }
 835 define void @pr59676_nsw_frozen(ptr %dst, i32 %x.orig) {
 836 ; X86-LABEL: pr59676_nsw_frozen:
 837 ; X86:       # %bb.0:
 838 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %ecx
 839 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
 840 ; X86-NEXT:    imull %eax, %eax
 841 ; X86-NEXT:    imull $84, %eax, %eax
 842 ; X86-NEXT:    movl $818089009, %edx # imm = 0x30C30C31
 843 ; X86-NEXT:    imull %edx
 844 ; X86-NEXT:    movl %edx, %eax
 845 ; X86-NEXT:    shrl $31, %eax
 846 ; X86-NEXT:    sarl $3, %edx
 847 ; X86-NEXT:    addl %eax, %edx
 848 ; X86-NEXT:    movl %edx, (%ecx)
 849 ; X86-NEXT:    retl
 850 ;
 851 ; X64-LABEL: pr59676_nsw_frozen:
 852 ; X64:       # %bb.0:
 853 ; X64-NEXT:    imull %esi, %esi
 854 ; X64-NEXT:    imull $84, %esi, %eax
 855 ; X64-NEXT:    cltq
 856 ; X64-NEXT:    imulq $818089009, %rax, %rax # imm = 0x30C30C31
 857 ; X64-NEXT:    movq %rax, %rcx
 858 ; X64-NEXT:    shrq $63, %rcx
 859 ; X64-NEXT:    sarq $35, %rax
 860 ; X64-NEXT:    addl %ecx, %eax
 861 ; X64-NEXT:    movl %eax, (%rdi)
 862 ; X64-NEXT:    retq
 863   %x = freeze i32 %x.orig
 864   %mul = mul nsw i32 %x, 42
 865   %shl = shl i32 %x, 1
 866   %mul.frozen = freeze i32 %mul
 867   %shl.frozen = freeze i32 %shl
 868   %area = mul i32 %mul.frozen, %shl.frozen
 869   %div = sdiv i32 %area, 42
 870   store i32 %div, ptr %dst, align 4
 871   ret void
 872 }
 873 define void @pr59676_nsw(ptr %dst, i32 %x) {
 874 ; X86-LABEL: pr59676_nsw:
 875 ; X86:       # %bb.0:
 876 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %eax
 877 ; X86-NEXT:    movl {{[0-9]+}}(%esp), %ecx
 878 ; X86-NEXT:    imull %eax, %eax
 879 ; X86-NEXT:    imull $84, %eax, %eax
 880 ; X86-NEXT:    movl $818089009, %edx # imm = 0x30C30C31
 881 ; X86-NEXT:    imull %edx
 882 ; X86-NEXT:    movl %edx, %eax
 883 ; X86-NEXT:    shrl $31, %eax
 884 ; X86-NEXT:    sarl $3, %edx
 885 ; X86-NEXT:    addl %eax, %edx
 886 ; X86-NEXT:    movl %edx, (%ecx)
 887 ; X86-NEXT:    retl
 888 ;
 889 ; X64-LABEL: pr59676_nsw:
 890 ; X64:       # %bb.0:
 891 ; X64-NEXT:    imull %esi, %esi
 892 ; X64-NEXT:    imull $84, %esi, %eax
 893 ; X64-NEXT:    cltq
 894 ; X64-NEXT:    imulq $818089009, %rax, %rax # imm = 0x30C30C31
 895 ; X64-NEXT:    movq %rax, %rcx
 896 ; X64-NEXT:    shrq $63, %rcx
 897 ; X64-NEXT:    sarq $35, %rax
 898 ; X64-NEXT:    addl %ecx, %eax
 899 ; X64-NEXT:    movl %eax, (%rdi)
 900 ; X64-NEXT:    retq
 901   %mul = mul nsw i32 %x, 42
 902   %shl = shl i32 %x, 1
 903   %mul.frozen = freeze i32 %mul
 904   %shl.frozen = freeze i32 %shl
 905   %area = mul i32 %mul.frozen, %shl.frozen
 906   %div = sdiv i32 %area, 42
 907   store i32 %div, ptr %dst, align 4
 908   ret void
 909 }