llvm/test/CodeGen/AMDGPU/scalar_to_vector.v8i16.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -verify-machineinstrs -mtriple=amdgcn-amd-amdhsa -mcpu=gfx900 < %s | FileCheck -check-prefix=GFX900 %s
   3 ; RUN: llc -verify-machineinstrs -mtriple=amdgcn-amd-amdhsa -mcpu=gfx906 < %s | FileCheck -check-prefixes=GFX906 %s
   4 ; RUN: llc -verify-machineinstrs -mtriple=amdgcn-amd-amdhsa -mcpu=gfx908 < %s | FileCheck -check-prefixes=GFX908 %s
   5 ; RUN: llc -verify-machineinstrs -mtriple=amdgcn-amd-amdhsa -mcpu=gfx90a < %s | FileCheck -check-prefixes=GFX90A %s
   6
   7 define amdgpu_kernel void @scalar_to_vector_v8i16(<2 x i32> %in, <8 x i16>* %out) #0 {
   8 ; GFX900-LABEL: scalar_to_vector_v8i16:
   9 ; GFX900:       ; %bb.0: ; %entry
  10 ; GFX900-NEXT:    s_load_dwordx2 s[0:1], s[4:5], 0x0
  11 ; GFX900-NEXT:    s_load_dwordx2 s[2:3], s[4:5], 0x8
  12 ; GFX900-NEXT:    v_lshlrev_b32_e32 v0, 4, v0
  13 ; GFX900-NEXT:    s_waitcnt lgkmcnt(0)
  14 ; GFX900-NEXT:    s_pack_lh_b32_b16 s4, s0, s0
  15 ; GFX900-NEXT:    v_mov_b32_e32 v6, s3
  16 ; GFX900-NEXT:    v_add_co_u32_e32 v5, vcc, s2, v0
  17 ; GFX900-NEXT:    v_mov_b32_e32 v2, s1
  18 ; GFX900-NEXT:    v_mov_b32_e32 v4, s0
  19 ; GFX900-NEXT:    v_mov_b32_e32 v1, s4
  20 ; GFX900-NEXT:    v_mov_b32_e32 v3, s4
  21 ; GFX900-NEXT:    v_addc_co_u32_e32 v6, vcc, 0, v6, vcc
  22 ; GFX900-NEXT:    flat_store_dwordx4 v[5:6], v[1:4]
  23 ; GFX900-NEXT:    s_endpgm
  24 ;
  25 ; GFX906-LABEL: scalar_to_vector_v8i16:
  26 ; GFX906:       ; %bb.0: ; %entry
  27 ; GFX906-NEXT:    s_load_dwordx2 s[0:1], s[4:5], 0x0
  28 ; GFX906-NEXT:    s_load_dwordx2 s[2:3], s[4:5], 0x8
  29 ; GFX906-NEXT:    v_lshlrev_b32_e32 v0, 4, v0
  30 ; GFX906-NEXT:    s_waitcnt lgkmcnt(0)
  31 ; GFX906-NEXT:    s_pack_lh_b32_b16 s4, s0, s0
  32 ; GFX906-NEXT:    v_mov_b32_e32 v6, s3
  33 ; GFX906-NEXT:    v_add_co_u32_e32 v5, vcc, s2, v0
  34 ; GFX906-NEXT:    v_mov_b32_e32 v2, s1
  35 ; GFX906-NEXT:    v_mov_b32_e32 v4, s0
  36 ; GFX906-NEXT:    v_mov_b32_e32 v1, s4
  37 ; GFX906-NEXT:    v_mov_b32_e32 v3, s4
  38 ; GFX906-NEXT:    v_addc_co_u32_e32 v6, vcc, 0, v6, vcc
  39 ; GFX906-NEXT:    flat_store_dwordx4 v[5:6], v[1:4]
  40 ; GFX906-NEXT:    s_endpgm
  41 ;
  42 ; GFX908-LABEL: scalar_to_vector_v8i16:
  43 ; GFX908:       ; %bb.0: ; %entry
  44 ; GFX908-NEXT:    s_load_dwordx2 s[0:1], s[4:5], 0x0
  45 ; GFX908-NEXT:    s_load_dwordx2 s[2:3], s[4:5], 0x8
  46 ; GFX908-NEXT:    v_lshlrev_b32_e32 v0, 4, v0
  47 ; GFX908-NEXT:    s_waitcnt lgkmcnt(0)
  48 ; GFX908-NEXT:    s_pack_lh_b32_b16 s4, s0, s0
  49 ; GFX908-NEXT:    v_mov_b32_e32 v6, s3
  50 ; GFX908-NEXT:    v_add_co_u32_e32 v5, vcc, s2, v0
  51 ; GFX908-NEXT:    v_mov_b32_e32 v2, s1
  52 ; GFX908-NEXT:    v_mov_b32_e32 v4, s0
  53 ; GFX908-NEXT:    v_mov_b32_e32 v1, s4
  54 ; GFX908-NEXT:    v_mov_b32_e32 v3, s4
  55 ; GFX908-NEXT:    v_addc_co_u32_e32 v6, vcc, 0, v6, vcc
  56 ; GFX908-NEXT:    flat_store_dwordx4 v[5:6], v[1:4]
  57 ; GFX908-NEXT:    s_endpgm
  58 ;
  59 ; GFX90A-LABEL: scalar_to_vector_v8i16:
  60 ; GFX90A:       ; %bb.0: ; %entry
  61 ; GFX90A-NEXT:    s_load_dwordx2 s[0:1], s[4:5], 0x0
  62 ; GFX90A-NEXT:    s_load_dwordx2 s[2:3], s[4:5], 0x8
  63 ; GFX90A-NEXT:    v_lshlrev_b32_e32 v0, 4, v0
  64 ; GFX90A-NEXT:    s_waitcnt lgkmcnt(0)
  65 ; GFX90A-NEXT:    s_pack_lh_b32_b16 s4, s0, s0
  66 ; GFX90A-NEXT:    v_mov_b32_e32 v1, s3
  67 ; GFX90A-NEXT:    v_add_co_u32_e32 v0, vcc, s2, v0
  68 ; GFX90A-NEXT:    v_mov_b32_e32 v3, s1
  69 ; GFX90A-NEXT:    v_mov_b32_e32 v5, s0
  70 ; GFX90A-NEXT:    v_mov_b32_e32 v2, s4
  71 ; GFX90A-NEXT:    v_mov_b32_e32 v4, s4
  72 ; GFX90A-NEXT:    v_addc_co_u32_e32 v1, vcc, 0, v1, vcc
  73 ; GFX90A-NEXT:    flat_store_dwordx4 v[0:1], v[2:5]
  74 ; GFX90A-NEXT:    s_endpgm
  75 entry:
  76   %val.1.i32 = extractelement <2 x i32> %in, i64 0
  77   %val.2.vec2.i16 = bitcast i32 %val.1.i32 to <2 x i16>
  78   %val.3.vec8.i16 = shufflevector <2 x i16> %val.2.vec2.i16, <2 x i16> %val.2.vec2.i16, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 0, i32 1, i32 2, i32 3>
  79
  80   %val.4.vec4.i32 = shufflevector <2 x i32> %in, <2 x i32> %in, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
  81   %val.5.vec8.i16 = bitcast <4 x i32> %val.4.vec4.i32 to <8 x i16>
  82
  83   %val.6.vec8.i16 = shufflevector <8 x i16> %val.5.vec8.i16, <8 x i16> %val.3.vec8.i16, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 8, i32 9>
  84
  85   %tid = call i32 @llvm.amdgcn.workitem.id.x() #1
  86   %tid.ext = sext i32 %tid to i64
  87   %out.gep = getelementptr inbounds <8 x i16>, <8 x i16>* %out, i64 %tid.ext
  88   store <8 x i16> %val.6.vec8.i16, <8 x i16>* %out.gep, align 16
  89
  90   ret void
  91 }
  92
  93 define amdgpu_kernel void @scalar_to_vector_v8f16(<2 x float> %in, <8 x half>* %out) #0 {
  94 ; GFX900-LABEL: scalar_to_vector_v8f16:
  95 ; GFX900:       ; %bb.0: ; %entry
  96 ; GFX900-NEXT:    s_load_dwordx2 s[0:1], s[4:5], 0x0
  97 ; GFX900-NEXT:    s_load_dwordx2 s[2:3], s[4:5], 0x8
  98 ; GFX900-NEXT:    v_lshlrev_b32_e32 v0, 4, v0
  99 ; GFX900-NEXT:    s_waitcnt lgkmcnt(0)
 100 ; GFX900-NEXT:    v_mov_b32_e32 v1, s0
 101 ; GFX900-NEXT:    v_mov_b32_e32 v6, s3
 102 ; GFX900-NEXT:    v_add_co_u32_e32 v5, vcc, s2, v0
 103 ; GFX900-NEXT:    v_mov_b32_e32 v2, s1
 104 ; GFX900-NEXT:    v_mov_b32_e32 v4, s0
 105 ; GFX900-NEXT:    v_mov_b32_e32 v3, s0
 106 ; GFX900-NEXT:    v_addc_co_u32_e32 v6, vcc, 0, v6, vcc
 107 ; GFX900-NEXT:    flat_store_dwordx4 v[5:6], v[1:4]
 108 ; GFX900-NEXT:    s_endpgm
 109 ;
 110 ; GFX906-LABEL: scalar_to_vector_v8f16:
 111 ; GFX906:       ; %bb.0: ; %entry
 112 ; GFX906-NEXT:    s_load_dwordx2 s[0:1], s[4:5], 0x0
 113 ; GFX906-NEXT:    s_load_dwordx2 s[2:3], s[4:5], 0x8
 114 ; GFX906-NEXT:    v_lshlrev_b32_e32 v0, 4, v0
 115 ; GFX906-NEXT:    s_waitcnt lgkmcnt(0)
 116 ; GFX906-NEXT:    v_mov_b32_e32 v1, s0
 117 ; GFX906-NEXT:    v_mov_b32_e32 v6, s3
 118 ; GFX906-NEXT:    v_add_co_u32_e32 v5, vcc, s2, v0
 119 ; GFX906-NEXT:    v_mov_b32_e32 v2, s1
 120 ; GFX906-NEXT:    v_mov_b32_e32 v4, s0
 121 ; GFX906-NEXT:    v_mov_b32_e32 v3, s0
 122 ; GFX906-NEXT:    v_addc_co_u32_e32 v6, vcc, 0, v6, vcc
 123 ; GFX906-NEXT:    flat_store_dwordx4 v[5:6], v[1:4]
 124 ; GFX906-NEXT:    s_endpgm
 125 ;
 126 ; GFX908-LABEL: scalar_to_vector_v8f16:
 127 ; GFX908:       ; %bb.0: ; %entry
 128 ; GFX908-NEXT:    s_load_dwordx2 s[0:1], s[4:5], 0x0
 129 ; GFX908-NEXT:    s_load_dwordx2 s[2:3], s[4:5], 0x8
 130 ; GFX908-NEXT:    v_lshlrev_b32_e32 v0, 4, v0
 131 ; GFX908-NEXT:    s_waitcnt lgkmcnt(0)
 132 ; GFX908-NEXT:    v_mov_b32_e32 v1, s0
 133 ; GFX908-NEXT:    v_mov_b32_e32 v6, s3
 134 ; GFX908-NEXT:    v_add_co_u32_e32 v5, vcc, s2, v0
 135 ; GFX908-NEXT:    v_mov_b32_e32 v2, s1
 136 ; GFX908-NEXT:    v_mov_b32_e32 v4, s0
 137 ; GFX908-NEXT:    v_mov_b32_e32 v3, s0
 138 ; GFX908-NEXT:    v_addc_co_u32_e32 v6, vcc, 0, v6, vcc
 139 ; GFX908-NEXT:    flat_store_dwordx4 v[5:6], v[1:4]
 140 ; GFX908-NEXT:    s_endpgm
 141 ;
 142 ; GFX90A-LABEL: scalar_to_vector_v8f16:
 143 ; GFX90A:       ; %bb.0: ; %entry
 144 ; GFX90A-NEXT:    s_load_dwordx2 s[0:1], s[4:5], 0x0
 145 ; GFX90A-NEXT:    s_load_dwordx2 s[2:3], s[4:5], 0x8
 146 ; GFX90A-NEXT:    v_lshlrev_b32_e32 v0, 4, v0
 147 ; GFX90A-NEXT:    s_waitcnt lgkmcnt(0)
 148 ; GFX90A-NEXT:    v_mov_b32_e32 v2, s0
 149 ; GFX90A-NEXT:    v_mov_b32_e32 v1, s3
 150 ; GFX90A-NEXT:    v_add_co_u32_e32 v0, vcc, s2, v0
 151 ; GFX90A-NEXT:    v_mov_b32_e32 v3, s1
 152 ; GFX90A-NEXT:    v_mov_b32_e32 v5, s0
 153 ; GFX90A-NEXT:    v_mov_b32_e32 v4, s0
 154 ; GFX90A-NEXT:    v_addc_co_u32_e32 v1, vcc, 0, v1, vcc
 155 ; GFX90A-NEXT:    flat_store_dwordx4 v[0:1], v[2:5]
 156 ; GFX90A-NEXT:    s_endpgm
 157 entry:
 158   %val.1.float = extractelement <2 x float> %in, i64 0
 159   %val.2.vec2.half = bitcast float %val.1.float to <2 x half>
 160   %val.3.vec8.half = shufflevector <2 x half> %val.2.vec2.half, <2 x half> %val.2.vec2.half, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 0, i32 1, i32 2, i32 3>
 161
 162   %val.4.vec4.float = shufflevector <2 x float> %in, <2 x float> %in, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
 163   %val.5.vec8.half = bitcast <4 x float> %val.4.vec4.float to <8 x half>
 164
 165   %val.6.vec8.half = shufflevector <8 x half> %val.5.vec8.half, <8 x half> %val.3.vec8.half, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 8, i32 9>
 166
 167   %tid = call i32 @llvm.amdgcn.workitem.id.x() #1
 168   %tid.ext = sext i32 %tid to i64
 169   %out.gep = getelementptr inbounds <8 x half>, <8 x half>* %out, i64 %tid.ext
 170   store <8 x half> %val.6.vec8.half, <8 x half>* %out.gep, align 16
 171
 172   ret void
 173 }
 174
 175 declare i32 @llvm.amdgcn.workitem.id.x() #1
 176
 177 attributes #0 = { nounwind }
 178 attributes #1 = { nounwind readnone }