llvm/test/CodeGen/AMDGPU/stack-pointer-offset-relative-frameindex.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -march=amdgcn -mcpu=gfx1010 -verify-machineinstrs | FileCheck -check-prefix=MUBUF %s
   3 ; RUN: llc < %s -march=amdgcn -mcpu=gfx1010 -mattr=+enable-flat-scratch -verify-machineinstrs | FileCheck -check-prefix=FLATSCR %s
   4
   5 ; During instruction selection, we use immediate const zero for soffset in
   6 ; MUBUF stack accesses and let eliminateFrameIndex to fix up this field to use
   7 ; the correct frame register whenever required.
   8 define amdgpu_kernel void @kernel_background_evaluate(float addrspace(5)* %kg, <4 x i32> addrspace(1)* %input, <4 x float> addrspace(1)* %output, i32 %i) {
   9 ; MUBUF-LABEL: kernel_background_evaluate:
  10 ; MUBUF:       ; %bb.0: ; %entry
  11 ; MUBUF-NEXT:    s_load_dword s0, s[0:1], 0x24
  12 ; MUBUF-NEXT:    s_mov_b32 s36, SCRATCH_RSRC_DWORD0
  13 ; MUBUF-NEXT:    s_mov_b32 s37, SCRATCH_RSRC_DWORD1
  14 ; MUBUF-NEXT:    s_mov_b32 s38, -1
  15 ; MUBUF-NEXT:    s_mov_b32 s39, 0x31c16000
  16 ; MUBUF-NEXT:    s_add_u32 s36, s36, s3
  17 ; MUBUF-NEXT:    s_addc_u32 s37, s37, 0
  18 ; MUBUF-NEXT:    v_mov_b32_e32 v1, 0x2000
  19 ; MUBUF-NEXT:    v_mov_b32_e32 v2, 0x4000
  20 ; MUBUF-NEXT:    v_mov_b32_e32 v3, 0
  21 ; MUBUF-NEXT:    v_mov_b32_e32 v4, 0x400000
  22 ; MUBUF-NEXT:    s_mov_b32 s32, 0xc0000
  23 ; MUBUF-NEXT:    s_getpc_b64 s[4:5]
  24 ; MUBUF-NEXT:    s_add_u32 s4, s4, svm_eval_nodes@rel32@lo+4
  25 ; MUBUF-NEXT:    s_addc_u32 s5, s5, svm_eval_nodes@rel32@hi+12
  26 ; MUBUF-NEXT:    s_waitcnt lgkmcnt(0)
  27 ; MUBUF-NEXT:    v_mov_b32_e32 v0, s0
  28 ; MUBUF-NEXT:    s_mov_b64 s[0:1], s[36:37]
  29 ; MUBUF-NEXT:    s_mov_b64 s[2:3], s[38:39]
  30 ; MUBUF-NEXT:    s_swappc_b64 s[30:31], s[4:5]
  31 ; MUBUF-NEXT:    v_cmp_ne_u32_e32 vcc_lo, 0, v0
  32 ; MUBUF-NEXT:    s_and_saveexec_b32 s0, vcc_lo
  33 ; MUBUF-NEXT:    s_cbranch_execz .LBB0_2
  34 ; MUBUF-NEXT:  ; %bb.1: ; %if.then4.i
  35 ; MUBUF-NEXT:    v_add_nc_u32_e64 v0, 4, 0x4000
  36 ; MUBUF-NEXT:    s_mov_b32 s0, 0x41c64e6d
  37 ; MUBUF-NEXT:    s_clause 0x1
  38 ; MUBUF-NEXT:    buffer_load_dword v1, v0, s[36:39], 0 offen
  39 ; MUBUF-NEXT:    buffer_load_dword v2, v0, s[36:39], 0 offen offset:4
  40 ; MUBUF-NEXT:    s_waitcnt vmcnt(0)
  41 ; MUBUF-NEXT:    v_add_nc_u32_e32 v0, v2, v1
  42 ; MUBUF-NEXT:    v_mad_u64_u32 v[0:1], s0, v0, s0, 0x3039
  43 ; MUBUF-NEXT:    buffer_store_dword v0, v0, s[36:39], 0 offen
  44 ; MUBUF-NEXT:  .LBB0_2: ; %shader_eval_surface.exit
  45 ; MUBUF-NEXT:    s_endpgm
  46 ;
  47 ; FLATSCR-LABEL: kernel_background_evaluate:
  48 ; FLATSCR:       ; %bb.0: ; %entry
  49 ; FLATSCR-NEXT:    s_add_u32 s2, s2, s5
  50 ; FLATSCR-NEXT:    s_movk_i32 s32, 0x6000
  51 ; FLATSCR-NEXT:    s_addc_u32 s3, s3, 0
  52 ; FLATSCR-NEXT:    s_setreg_b32 hwreg(HW_REG_FLAT_SCR_LO), s2
  53 ; FLATSCR-NEXT:    s_setreg_b32 hwreg(HW_REG_FLAT_SCR_HI), s3
  54 ; FLATSCR-NEXT:    s_load_dword s2, s[0:1], 0x24
  55 ; FLATSCR-NEXT:    v_mov_b32_e32 v1, 0x2000
  56 ; FLATSCR-NEXT:    v_mov_b32_e32 v2, 0x4000
  57 ; FLATSCR-NEXT:    v_mov_b32_e32 v3, 0
  58 ; FLATSCR-NEXT:    v_mov_b32_e32 v4, 0x400000
  59 ; FLATSCR-NEXT:    s_getpc_b64 s[0:1]
  60 ; FLATSCR-NEXT:    s_add_u32 s0, s0, svm_eval_nodes@rel32@lo+4
  61 ; FLATSCR-NEXT:    s_addc_u32 s1, s1, svm_eval_nodes@rel32@hi+12
  62 ; FLATSCR-NEXT:    s_waitcnt lgkmcnt(0)
  63 ; FLATSCR-NEXT:    v_mov_b32_e32 v0, s2
  64 ; FLATSCR-NEXT:    s_swappc_b64 s[30:31], s[0:1]
  65 ; FLATSCR-NEXT:    v_cmp_ne_u32_e32 vcc_lo, 0, v0
  66 ; FLATSCR-NEXT:    s_and_saveexec_b32 s0, vcc_lo
  67 ; FLATSCR-NEXT:    s_cbranch_execz .LBB0_2
  68 ; FLATSCR-NEXT:  ; %bb.1: ; %if.then4.i
  69 ; FLATSCR-NEXT:    s_movk_i32 vcc_lo, 0x4000
  70 ; FLATSCR-NEXT:    s_mov_b32 s0, 0x41c64e6d
  71 ; FLATSCR-NEXT:    scratch_load_dwordx2 v[0:1], off, vcc_lo offset:4
  72 ; FLATSCR-NEXT:    s_waitcnt vmcnt(0)
  73 ; FLATSCR-NEXT:    v_add_nc_u32_e32 v0, v1, v0
  74 ; FLATSCR-NEXT:    v_mad_u64_u32 v[0:1], s0, v0, s0, 0x3039
  75 ; FLATSCR-NEXT:    scratch_store_dword off, v0, s0
  76 ; FLATSCR-NEXT:  .LBB0_2: ; %shader_eval_surface.exit
  77 ; FLATSCR-NEXT:    s_endpgm
  78 entry:
  79   %sd = alloca < 1339 x i32>, align 8192, addrspace(5)
  80   %state = alloca <4 x i32>, align 16, addrspace(5)
  81   %rslt = call i32 @svm_eval_nodes(float addrspace(5)* %kg, <1339 x i32> addrspace(5)* %sd, <4 x i32> addrspace(5)* %state, i32 0, i32 4194304)
  82   %cmp = icmp eq i32 %rslt, 0
  83   br i1 %cmp, label %shader_eval_surface.exit, label %if.then4.i
  84
  85 if.then4.i:                                       ; preds = %entry
  86   %rng_hash.i.i = getelementptr inbounds < 4 x i32>, <4 x i32> addrspace(5)* %state, i32 0, i32 1
  87   %tmp0 = load i32, i32 addrspace(5)* %rng_hash.i.i, align 4
  88   %rng_offset.i.i = getelementptr inbounds <4 x i32>, <4 x i32> addrspace(5)* %state, i32 0, i32 2
  89   %tmp1 = load i32, i32 addrspace(5)* %rng_offset.i.i, align 4
  90   %add.i.i = add i32 %tmp1, %tmp0
  91   %add1.i.i = add i32 %add.i.i, 0
  92   %mul.i.i.i.i = mul i32 %add1.i.i, 1103515245
  93   %add.i.i.i.i = add i32 %mul.i.i.i.i, 12345
  94   store i32 %add.i.i.i.i, i32 addrspace(5)* undef, align 16
  95   br label %shader_eval_surface.exit
  96
  97 shader_eval_surface.exit:                         ; preds = %entry
  98   ret void
  99 }
 100
 101 declare hidden i32 @svm_eval_nodes(float addrspace(5)*, <1339 x i32> addrspace(5)*, <4 x i32> addrspace(5)*, i32, i32) local_unnamed_addr #0
 102
 103 attributes #0 = { nounwind "amdgpu-no-dispatch-id" "amdgpu-no-dispatch-ptr" "amdgpu-no-implicitarg-ptr" "amdgpu-no-queue-ptr" "amdgpu-no-workgroup-id-x" "amdgpu-no-workgroup-id-y" "amdgpu-no-workgroup-id-z" "amdgpu-no-workitem-id-x" "amdgpu-no-workitem-id-y" "amdgpu-no-workitem-id-z" }