llvm/test/CodeGen/PowerPC/O3-pipeline.ll

   1 ; RUN: llc --debugify-and-strip-all-safe=0 -mtriple=powerpc64-- -O3 \
   2 ; RUN:   -debug-pass=Structure < %s -o /dev/null 2>&1 | \
   3 ; RUN:   grep -v "Verify generated machine code" | FileCheck %s
   4
   5 ; REQUIRES: asserts
   6 ; CHECK-LABEL: Pass Arguments:
   7 ; CHECK-NEXT: Target Library Information
   8 ; CHECK-NEXT: Target Pass Configuration
   9 ; CHECK-NEXT: Machine Module Information
  10 ; CHECK-NEXT: Target Transform Information
  11 ; CHECK-NEXT: Assumption Cache Tracker
  12 ; CHECK-NEXT: Type-Based Alias Analysis
  13 ; CHECK-NEXT: Scoped NoAlias Alias Analysis
  14 ; CHECK-NEXT: Profile summary info
  15 ; CHECK-NEXT: Create Garbage Collector Module Metadata
  16 ; CHECK-NEXT: Machine Branch Probability Analysis
  17 ; CHECK-NEXT: Default Regalloc Eviction Advisor
  18 ; CHECK-NEXT:   ModulePass Manager
  19 ; CHECK-NEXT:     Pre-ISel Intrinsic Lowering
  20 ; CHECK-NEXT:     FunctionPass Manager
  21 ; CHECK-NEXT:       Convert i1 constants to i32/i64 if they are returned
  22 ; CHECK-NEXT:       Expand Atomic instructions
  23 ; CHECK-NEXT:     PPC Lower MASS Entries
  24 ; CHECK-NEXT:     FunctionPass Manager
  25 ; CHECK-NEXT:       Dominator Tree Construction
  26 ; CHECK-NEXT:       Natural Loop Information
  27 ; CHECK-NEXT:       Scalar Evolution Analysis
  28 ; CHECK-NEXT:       Split GEPs to a variadic base and a constant offset for better CSE
  29 ; CHECK-NEXT:       Early CSE
  30 ; CHECK-NEXT:       Basic Alias Analysis (stateless AA impl)
  31 ; CHECK-NEXT:       Function Alias Analysis Results
  32 ; CHECK-NEXT:       Memory SSA
  33 ; CHECK-NEXT:       Canonicalize natural loops
  34 ; CHECK-NEXT:       LCSSA Verifier
  35 ; CHECK-NEXT:       Loop-Closed SSA Form Pass
  36 ; CHECK-NEXT:       Scalar Evolution Analysis
  37 ; CHECK-NEXT:       Lazy Branch Probability Analysis
  38 ; CHECK-NEXT:       Lazy Block Frequency Analysis
  39 ; CHECK-NEXT:       Loop Pass Manager
  40 ; CHECK-NEXT:         Loop Invariant Code Motion
  41 ; CHECK-NEXT:       Module Verifier
  42 ; CHECK-NEXT:       Loop Pass Manager
  43 ; CHECK-NEXT:         Canonicalize Freeze Instructions in Loops
  44 ; CHECK-NEXT:         Induction Variable Users
  45 ; CHECK-NEXT:         Loop Strength Reduction
  46 ; CHECK-NEXT:       Basic Alias Analysis (stateless AA impl)
  47 ; CHECK-NEXT:       Function Alias Analysis Results
  48 ; CHECK-NEXT:       Merge contiguous icmps into a memcmp
  49 ; CHECK-NEXT:       Natural Loop Information
  50 ; CHECK-NEXT:       Lazy Branch Probability Analysis
  51 ; CHECK-NEXT:       Lazy Block Frequency Analysis
  52 ; CHECK-NEXT:       Expand memcmp() to load/stores
  53 ; CHECK-NEXT:       Lower Garbage Collection Instructions
  54 ; CHECK-NEXT:       Shadow Stack GC Lowering
  55 ; CHECK-NEXT:       Lower constant intrinsics
  56 ; CHECK-NEXT:       Remove unreachable blocks from the CFG
  57 ; CHECK-NEXT:       Natural Loop Information
  58 ; CHECK-NEXT:       Post-Dominator Tree Construction
  59 ; CHECK-NEXT:       Branch Probability Analysis
  60 ; CHECK-NEXT:       Block Frequency Analysis
  61 ; CHECK-NEXT:       Constant Hoisting
  62 ; CHECK-NEXT:       Replace intrinsics with calls to vector library
  63 ; CHECK-NEXT:       Partially inline calls to library functions
  64 ; CHECK-NEXT:       Expand vector predication intrinsics
  65 ; CHECK-NEXT:       Scalarize Masked Memory Intrinsics
  66 ; CHECK-NEXT:       Expand reduction intrinsics
  67 ; CHECK-NEXT:       Natural Loop Information
  68 ; CHECK-NEXT:       TLS Variable Hoist
  69 ; CHECK-NEXT:       CodeGen Prepare
  70 ; CHECK-NEXT:       Dominator Tree Construction
  71 ; CHECK-NEXT:       Exception handling preparation
  72 ; CHECK-NEXT:       Natural Loop Information
  73 ; CHECK-NEXT:       Scalar Evolution Analysis
  74 ; CHECK-NEXT:       Prepare loop for ppc preferred instruction forms
  75 ; CHECK-NEXT:       Scalar Evolution Analysis
  76 ; CHECK-NEXT:       Lazy Branch Probability Analysis
  77 ; CHECK-NEXT:       Lazy Block Frequency Analysis
  78 ; CHECK-NEXT:       Optimization Remark Emitter
  79 ; CHECK-NEXT:       Hardware Loop Insertion
  80 ; CHECK-NEXT:       Safe Stack instrumentation pass
  81 ; CHECK-NEXT:       Insert stack protectors
  82 ; CHECK-NEXT:       Module Verifier
  83 ; CHECK-NEXT:       Basic Alias Analysis (stateless AA impl)
  84 ; CHECK-NEXT:       Function Alias Analysis Results
  85 ; CHECK-NEXT:       Natural Loop Information
  86 ; CHECK-NEXT:       Post-Dominator Tree Construction
  87 ; CHECK-NEXT:       Branch Probability Analysis
  88 ; CHECK-NEXT:       Lazy Branch Probability Analysis
  89 ; CHECK-NEXT:       Lazy Block Frequency Analysis
  90 ; CHECK-NEXT:       PowerPC DAG->DAG Pattern Instruction Selection
  91 ; CHECK-NEXT:       MachineDominator Tree Construction
  92 ; CHECK-NEXT:       PowerPC CTR Loops Verify
  93 ; CHECK-NEXT:       PowerPC VSX Copy Legalization
  94 ; CHECK-NEXT:       Finalize ISel and expand pseudo-instructions
  95 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
  96 ; CHECK-NEXT:       Early Tail Duplication
  97 ; CHECK-NEXT:       Optimize machine instruction PHIs
  98 ; CHECK-NEXT:       Slot index numbering
  99 ; CHECK-NEXT:       Merge disjoint stack slots
 100 ; CHECK-NEXT:       Local Stack Slot Allocation
 101 ; CHECK-NEXT:       Remove dead machine instructions
 102 ; CHECK-NEXT:       MachineDominator Tree Construction
 103 ; CHECK-NEXT:       Machine Natural Loop Construction
 104 ; CHECK-NEXT:       Machine Trace Metrics
 105 ; CHECK-NEXT:       Early If-Conversion
 106 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 107 ; CHECK-NEXT:       Machine InstCombiner
 108 ; CHECK-NEXT:       Machine Block Frequency Analysis
 109 ; CHECK-NEXT:       Early Machine Loop Invariant Code Motion
 110 ; CHECK-NEXT:       MachineDominator Tree Construction
 111 ; CHECK-NEXT:       Machine Block Frequency Analysis
 112 ; CHECK-NEXT:       Machine Common Subexpression Elimination
 113 ; CHECK-NEXT:       MachinePostDominator Tree Construction
 114 ; CHECK-NEXT:       Machine Cycle Info Analysis
 115 ; CHECK-NEXT:       Machine code sinking
 116 ; CHECK-NEXT:       Peephole Optimizations
 117 ; CHECK-NEXT:       Remove dead machine instructions
 118 ; CHECK-NEXT:       MachineDominator Tree Construction
 119 ; CHECK-NEXT:       PowerPC Reduce CR logical Operation
 120 ; CHECK-NEXT:       MachineDominator Tree Construction
 121 ; CHECK-NEXT:       MachinePostDominator Tree Construction
 122 ; CHECK-NEXT:       Machine Natural Loop Construction
 123 ; CHECK-NEXT:       Machine Block Frequency Analysis
 124 ; CHECK-NEXT:       PowerPC MI Peephole Optimization
 125 ; CHECK-NEXT:       Remove dead machine instructions
 126 ; CHECK-NEXT:       Remove unreachable machine basic blocks
 127 ; CHECK-NEXT:       Live Variable Analysis
 128 ; CHECK-NEXT:       Slot index numbering
 129 ; CHECK-NEXT:       Live Interval Analysis
 130 ; CHECK-NEXT:       PowerPC TLS Dynamic Call Fixup
 131 ; CHECK-NEXT:       PowerPC TOC Register Dependencies
 132 ; CHECK-NEXT:       MachineDominator Tree Construction
 133 ; CHECK-NEXT:       Machine Natural Loop Construction
 134 ; CHECK-NEXT:       PowerPC CTR loops generation
 135 ; CHECK-NEXT:       MachineDominator Tree Construction
 136 ; CHECK-NEXT:       Machine Natural Loop Construction
 137 ; CHECK-NEXT:       Slot index numbering
 138 ; CHECK-NEXT:       Live Interval Analysis
 139 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 140 ; CHECK-NEXT:       Machine Optimization Remark Emitter
 141 ; CHECK-NEXT:       Modulo Software Pipelining
 142 ; CHECK-NEXT:       Detect Dead Lanes
 143 ; CHECK-NEXT:       Process Implicit Definitions
 144 ; CHECK-NEXT:       Remove unreachable machine basic blocks
 145 ; CHECK-NEXT:       Live Variable Analysis
 146 ; CHECK-NEXT:       MachineDominator Tree Construction
 147 ; CHECK-NEXT:       Machine Natural Loop Construction
 148 ; CHECK-NEXT:       Eliminate PHI nodes for register allocation
 149 ; CHECK-NEXT:       Two-Address instruction pass
 150 ; CHECK-NEXT:       Slot index numbering
 151 ; CHECK-NEXT:       Live Interval Analysis
 152 ; CHECK-NEXT:       Simple Register Coalescing
 153 ; CHECK-NEXT:       Rename Disconnected Subregister Components
 154 ; CHECK-NEXT:       Machine Instruction Scheduler
 155 ; CHECK-NEXT:       PowerPC VSX FMA Mutation
 156 ; CHECK-NEXT:       Machine Natural Loop Construction
 157 ; CHECK-NEXT:       Machine Block Frequency Analysis
 158 ; CHECK-NEXT:       Debug Variable Analysis
 159 ; CHECK-NEXT:       Live Stack Slot Analysis
 160 ; CHECK-NEXT:       Virtual Register Map
 161 ; CHECK-NEXT:       Live Register Matrix
 162 ; CHECK-NEXT:       Bundle Machine CFG Edges
 163 ; CHECK-NEXT:       Spill Code Placement Analysis
 164 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 165 ; CHECK-NEXT:       Machine Optimization Remark Emitter
 166 ; CHECK-NEXT:       Greedy Register Allocator
 167 ; CHECK-NEXT:       Virtual Register Rewriter
 168 ; CHECK-NEXT:       Register Allocation Pass Scoring
 169 ; CHECK-NEXT:       Stack Slot Coloring
 170 ; CHECK-NEXT:       Machine Copy Propagation Pass
 171 ; CHECK-NEXT:       Machine Loop Invariant Code Motion
 172 ; CHECK-NEXT:       Remove Redundant DEBUG_VALUE analysis
 173 ; CHECK-NEXT:       Fixup Statepoint Caller Saved
 174 ; CHECK-NEXT:       PostRA Machine Sink
 175 ; CHECK-NEXT:       Machine Block Frequency Analysis
 176 ; CHECK-NEXT:       MachineDominator Tree Construction
 177 ; CHECK-NEXT:       MachinePostDominator Tree Construction
 178 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 179 ; CHECK-NEXT:       Machine Optimization Remark Emitter
 180 ; CHECK-NEXT:       Shrink Wrapping analysis
 181 ; CHECK-NEXT:       Prologue/Epilogue Insertion & Frame Finalization
 182 ; CHECK-NEXT:       Control Flow Optimizer
 183 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 184 ; CHECK-NEXT:       Tail Duplication
 185 ; CHECK-NEXT:       Machine Copy Propagation Pass
 186 ; CHECK-NEXT:       Post-RA pseudo instruction expansion pass
 187 ; CHECK-NEXT:       MachineDominator Tree Construction
 188 ; CHECK-NEXT:       Machine Natural Loop Construction
 189 ; CHECK-NEXT:       Machine Block Frequency Analysis
 190 ; CHECK-NEXT:       If Converter
 191 ; CHECK-NEXT:       MachineDominator Tree Construction
 192 ; CHECK-NEXT:       Machine Natural Loop Construction
 193 ; CHECK-NEXT:       PostRA Machine Instruction Scheduler
 194 ; CHECK-NEXT:       Analyze Machine Code For Garbage Collection
 195 ; CHECK-NEXT:       Machine Block Frequency Analysis
 196 ; CHECK-NEXT:       MachinePostDominator Tree Construction
 197 ; CHECK-NEXT:       Branch Probability Basic Block Placement
 198 ; CHECK-NEXT:       Insert fentry calls
 199 ; CHECK-NEXT:       Insert XRay ops
 200 ; CHECK-NEXT:       Implement the 'patchable-function' attribute
 201 ; CHECK-NEXT:       PowerPC Pre-Emit Peephole
 202 ; CHECK-NEXT:       PowerPC Expand ISEL Generation
 203 ; CHECK-NEXT:       PowerPC Early-Return Creation
 204 ; CHECK-NEXT:       Contiguously Lay Out Funclets
 205 ; CHECK-NEXT:       StackMap Liveness Analysis
 206 ; CHECK-NEXT:       Live DEBUG_VALUE analysis
 207 ; CHECK-NEXT:       PowerPC Expand Atomic
 208 ; CHECK-NEXT:       PowerPC Branch Selector
 209 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 210 ; CHECK-NEXT:       Machine Optimization Remark Emitter
 211 ; CHECK-NEXT:       Linux PPC Assembly Printer
 212 ; CHECK-NEXT:       Free MachineFunction
 213
 214 define void @f() {
 215   ret void
 216 }