llvm/test/CodeGen/RISCV/rv64zbkb-intrinsic.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv64 -mattr=+zbkb -verify-machineinstrs < %s \
   3 ; RUN:   | FileCheck %s -check-prefix=RV64ZBKB
   4
   5 declare i64 @llvm.riscv.brev8(i64)
   6
   7 define i64 @brev8(i64 %a) nounwind {
   8 ; RV64ZBKB-LABEL: brev8:
   9 ; RV64ZBKB:       # %bb.0:
  10 ; RV64ZBKB-NEXT:    brev8 a0, a0
  11 ; RV64ZBKB-NEXT:    ret
  12   %val = call i64 @llvm.riscv.brev8(i64 %a)
  13   ret i64 %val
  14 }
  15
  16 ; Test that rev8 is recognized as preserving zero extension.
  17 define zeroext i16 @brev8_knownbits(i16 zeroext %a) nounwind {
  18 ; RV64ZBKB-LABEL: brev8_knownbits:
  19 ; RV64ZBKB:       # %bb.0:
  20 ; RV64ZBKB-NEXT:    brev8 a0, a0
  21 ; RV64ZBKB-NEXT:    ret
  22   %zext = zext i16 %a to i64
  23   %val = call i64 @llvm.riscv.brev8(i64 %zext)
  24   %trunc = trunc i64 %val to i16
  25   ret i16 %trunc
  26 }
  27
  28 declare i64 @llvm.bswap.i64(i64)
  29
  30 define i64 @rev8_i64(i64 %a) {
  31 ; RV64ZBKB-LABEL: rev8_i64:
  32 ; RV64ZBKB:       # %bb.0:
  33 ; RV64ZBKB-NEXT:    rev8 a0, a0
  34 ; RV64ZBKB-NEXT:    ret
  35   %1 = call i64 @llvm.bswap.i64(i64 %a)
  36   ret i64 %1
  37 }