llvm/test/CodeGen/RISCV/rv64zbt-intrinsic.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv64 -mattr=+experimental-zbt -verify-machineinstrs < %s \
   3 ; RUN:   | FileCheck %s -check-prefix=RV64ZBT
   4
   5 declare i32 @llvm.riscv.fsl.i32(i32, i32, i32)
   6
   7 define i32 @fsl_i32(i32 %a, i32 %b, i32 %c) nounwind {
   8 ; RV64ZBT-LABEL: fsl_i32:
   9 ; RV64ZBT:       # %bb.0:
  10 ; RV64ZBT-NEXT:    fslw a0, a0, a1, a2
  11 ; RV64ZBT-NEXT:    ret
  12   %1 = call i32 @llvm.riscv.fsl.i32(i32 %a, i32 %b, i32 %c)
  13   ret i32 %1
  14 }
  15
  16 define i32 @fsl_i32_demandedbits(i32 %a, i32 %b, i32 %c) nounwind {
  17 ; RV64ZBT-LABEL: fsl_i32_demandedbits:
  18 ; RV64ZBT:       # %bb.0:
  19 ; RV64ZBT-NEXT:    andi a1, a1, 31
  20 ; RV64ZBT-NEXT:    fslw a0, a0, a1, a2
  21 ; RV64ZBT-NEXT:    ret
  22   %bmask = and i32 %b, 95
  23   %1 = call i32 @llvm.riscv.fsl.i32(i32 %a, i32 %bmask, i32 %c)
  24   ret i32 %1
  25 }
  26
  27 declare i32 @llvm.riscv.fsr.i32(i32, i32, i32)
  28
  29 define i32 @fsr_i32(i32 %a, i32 %b, i32 %c) nounwind {
  30 ; RV64ZBT-LABEL: fsr_i32:
  31 ; RV64ZBT:       # %bb.0:
  32 ; RV64ZBT-NEXT:    fsrw a0, a0, a1, a2
  33 ; RV64ZBT-NEXT:    ret
  34   %1 = call i32 @llvm.riscv.fsr.i32(i32 %a, i32 %b, i32 %c)
  35   ret i32 %1
  36 }
  37
  38 define i32 @fsr_i32_demandedbits(i32 %a, i32 %b, i32 %c) nounwind {
  39 ; RV64ZBT-LABEL: fsr_i32_demandedbits:
  40 ; RV64ZBT:       # %bb.0:
  41 ; RV64ZBT-NEXT:    andi a1, a1, 31
  42 ; RV64ZBT-NEXT:    fsrw a0, a0, a1, a2
  43 ; RV64ZBT-NEXT:    ret
  44   %bmask = and i32 %b, 95
  45   %1 = call i32 @llvm.riscv.fsr.i32(i32 %a, i32 %bmask, i32 %c)
  46   ret i32 %1
  47 }
  48
  49 define i32 @fsli_i32(i32 %a, i32 %b) nounwind {
  50 ; RV64ZBT-LABEL: fsli_i32:
  51 ; RV64ZBT:       # %bb.0:
  52 ; RV64ZBT-NEXT:    fsriw a0, a1, a0, 27
  53 ; RV64ZBT-NEXT:    ret
  54   %1 = call i32 @llvm.riscv.fsl.i32(i32 %a, i32 %b, i32 5)
  55   ret i32 %1
  56 }
  57
  58 define i32 @fsri_i32(i32 %a, i32 %b) nounwind {
  59 ; RV64ZBT-LABEL: fsri_i32:
  60 ; RV64ZBT:       # %bb.0:
  61 ; RV64ZBT-NEXT:    fsriw a0, a0, a1, 15
  62 ; RV64ZBT-NEXT:    ret
  63   %1 = call i32 @llvm.riscv.fsr.i32(i32 %a, i32 %b, i32 15)
  64   ret i32 %1
  65 }
  66
  67 declare i64 @llvm.riscv.fsl.i64(i64, i64, i64)
  68
  69 define i64 @fsl_i64(i64 %a, i64 %b, i64 %c) nounwind {
  70 ; RV64ZBT-LABEL: fsl_i64:
  71 ; RV64ZBT:       # %bb.0:
  72 ; RV64ZBT-NEXT:    fsl a0, a0, a1, a2
  73 ; RV64ZBT-NEXT:    ret
  74   %1 = call i64 @llvm.riscv.fsl.i64(i64 %a, i64 %b, i64 %c)
  75   ret i64 %1
  76 }
  77
  78 define i64 @fsl_i64_demandedbits(i64 %a, i64 %b, i64 %c) nounwind {
  79 ; RV64ZBT-LABEL: fsl_i64_demandedbits:
  80 ; RV64ZBT:       # %bb.0:
  81 ; RV64ZBT-NEXT:    andi a1, a1, 63
  82 ; RV64ZBT-NEXT:    fsl a0, a0, a1, a2
  83 ; RV64ZBT-NEXT:    ret
  84   %bmask = and i64 %b, 191
  85   %1 = call i64 @llvm.riscv.fsl.i64(i64 %a, i64 %bmask, i64 %c)
  86   ret i64 %1
  87 }
  88
  89 declare i64 @llvm.riscv.fsr.i64(i64, i64, i64)
  90
  91 define i64 @fsr_i64(i64 %a, i64 %b, i64 %c) nounwind {
  92 ; RV64ZBT-LABEL: fsr_i64:
  93 ; RV64ZBT:       # %bb.0:
  94 ; RV64ZBT-NEXT:    fsr a0, a0, a1, a2
  95 ; RV64ZBT-NEXT:    ret
  96   %1 = call i64 @llvm.riscv.fsr.i64(i64 %a, i64 %b, i64 %c)
  97   ret i64 %1
  98 }
  99
 100 define i64 @fsr_i64_demandedbits(i64 %a, i64 %b, i64 %c) nounwind {
 101 ; RV64ZBT-LABEL: fsr_i64_demandedbits:
 102 ; RV64ZBT:       # %bb.0:
 103 ; RV64ZBT-NEXT:    andi a1, a1, 63
 104 ; RV64ZBT-NEXT:    fsr a0, a0, a1, a2
 105 ; RV64ZBT-NEXT:    ret
 106   %bmask = and i64 %b, 191
 107   %1 = call i64 @llvm.riscv.fsr.i64(i64 %a, i64 %bmask, i64 %c)
 108   ret i64 %1
 109 }
 110
 111 define i64 @fsli_i64(i64 %a, i64 %b) nounwind {
 112 ; RV64ZBT-LABEL: fsli_i64:
 113 ; RV64ZBT:       # %bb.0:
 114 ; RV64ZBT-NEXT:    fsri a0, a1, a0, 49
 115 ; RV64ZBT-NEXT:    ret
 116   %1 = call i64 @llvm.riscv.fsl.i64(i64 %a, i64 %b, i64 15)
 117   ret i64 %1
 118 }
 119
 120 define i64 @fsri_i64(i64 %a, i64 %b) nounwind {
 121 ; RV64ZBT-LABEL: fsri_i64:
 122 ; RV64ZBT:       # %bb.0:
 123 ; RV64ZBT-NEXT:    fsri a0, a0, a1, 5
 124 ; RV64ZBT-NEXT:    ret
 125   %1 = call i64 @llvm.riscv.fsr.i64(i64 %a, i64 %b, i64 5)
 126   ret i64 %1
 127 }