llvm/test/CodeGen/AArch64/GlobalISel/legalize-freeze.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=aarch64 -run-pass=legalizer -global-isel-abort=1 -O0 %s -o - | FileCheck %s
   3 ---
   4 name:            test_freeze_s64
   5 body: |
   6   bb.0.entry:
   7     liveins: $x0
   8
   9     ; CHECK-LABEL: name: test_freeze_s64
  10     ; CHECK: liveins: $x0
  11     ; CHECK-NEXT: {{  $}}
  12     ; CHECK-NEXT: %x0:_(s64) = COPY $x0
  13     ; CHECK-NEXT: [[FREEZE:%[0-9]+]]:_(s64) = G_FREEZE %x0
  14     ; CHECK-NEXT: $x0 = COPY [[FREEZE]](s64)
  15     %x0:_(s64) = COPY $x0
  16     %1:_(s64) = G_FREEZE %x0
  17     $x0 = COPY %1(s64)
  18 ...
  19 ---
  20 name: test_freeze_v4s32
  21 body: |
  22   bb.0:
  23     liveins: $q0
  24
  25     ; CHECK-LABEL: name: test_freeze_v4s32
  26     ; CHECK: liveins: $q0
  27     ; CHECK-NEXT: {{  $}}
  28     ; CHECK-NEXT: %q0:_(<4 x s32>) = COPY $q0
  29     ; CHECK-NEXT: [[FREEZE:%[0-9]+]]:_(<4 x s32>) = G_FREEZE %q0
  30     ; CHECK-NEXT: [[UV:%[0-9]+]]:_(<2 x s32>), [[UV1:%[0-9]+]]:_(<2 x s32>) = G_UNMERGE_VALUES [[FREEZE]](<4 x s32>)
  31     ; CHECK-NEXT: $x0 = COPY [[UV]](<2 x s32>)
  32     ; CHECK-NEXT: $x1 = COPY [[UV1]](<2 x s32>)
  33     %q0:_(<4 x s32>) = COPY $q0
  34     %0:_(<4 x s32>) = G_FREEZE %q0
  35     %1:_(<2 x s32> ), %2:_(<2 x s32>) = G_UNMERGE_VALUES %0
  36     $x0 = COPY %1
  37     $x1 = COPY %2
  38 ...
  39 ---
  40 name: test_freeze_v4s64
  41 body: |
  42   bb.0:
  43
  44     ; CHECK-LABEL: name: test_freeze_v4s64
  45     ; CHECK: [[DEF:%[0-9]+]]:_(<2 x s64>) = G_IMPLICIT_DEF
  46     ; CHECK-NEXT: [[FREEZE:%[0-9]+]]:_(<2 x s64>) = G_FREEZE [[DEF]]
  47     ; CHECK-NEXT: [[FREEZE1:%[0-9]+]]:_(<2 x s64>) = G_FREEZE [[DEF]]
  48     ; CHECK-NEXT: $q0 = COPY [[FREEZE]](<2 x s64>)
  49     ; CHECK-NEXT: $q1 = COPY [[FREEZE1]](<2 x s64>)
  50     %undef:_(<4 x s64>) = G_IMPLICIT_DEF
  51     %0:_(<4 x s64>) = G_FREEZE %undef
  52     %1:_(<2 x s64> ), %2:_(<2 x s64>) = G_UNMERGE_VALUES %0
  53     $q0 = COPY %1
  54     $q1 = COPY %2
  55 ...
  56 ---
  57 name: test_freeze_v2s32
  58 body: |
  59   bb.0:
  60     liveins: $d0
  61
  62     ; CHECK-LABEL: name: test_freeze_v2s32
  63     ; CHECK: liveins: $d0
  64     ; CHECK-NEXT: {{  $}}
  65     ; CHECK-NEXT: %d0:_(<2 x s32>) = COPY $d0
  66     ; CHECK-NEXT: [[FREEZE:%[0-9]+]]:_(<2 x s32>) = G_FREEZE %d0
  67     ; CHECK-NEXT: [[UV:%[0-9]+]]:_(s32), [[UV1:%[0-9]+]]:_(s32) = G_UNMERGE_VALUES [[FREEZE]](<2 x s32>)
  68     ; CHECK-NEXT: $w0 = COPY [[UV]](s32)
  69     ; CHECK-NEXT: $w1 = COPY [[UV1]](s32)
  70     %d0:_(<2 x s32>) = COPY $d0
  71     %0:_(<2 x s32>) = G_FREEZE %d0
  72     %1:_(s32), %2:_(s32) = G_UNMERGE_VALUES %0
  73     $w0 = COPY %1
  74     $w1 = COPY %2
  75 ...
  76 ---
  77 name: test_freeze_v8s8
  78 body: |
  79   bb.0:
  80     liveins: $d0
  81
  82     ; CHECK-LABEL: name: test_freeze_v8s8
  83     ; CHECK: liveins: $d0
  84     ; CHECK-NEXT: {{  $}}
  85     ; CHECK-NEXT: %d0:_(<8 x s8>) = COPY $d0
  86     ; CHECK-NEXT: [[FREEZE:%[0-9]+]]:_(<8 x s8>) = G_FREEZE %d0
  87     ; CHECK-NEXT: [[UV:%[0-9]+]]:_(<4 x s8>), [[UV1:%[0-9]+]]:_(<4 x s8>) = G_UNMERGE_VALUES [[FREEZE]](<8 x s8>)
  88     ; CHECK-NEXT: $w0 = COPY [[UV]](<4 x s8>)
  89     ; CHECK-NEXT: $w1 = COPY [[UV1]](<4 x s8>)
  90     %d0:_(<8 x s8>) = COPY $d0
  91     %0:_(<8 x s8>) = G_FREEZE %d0
  92     %1:_(<4 x s8>), %2:_(<4 x s8>) = G_UNMERGE_VALUES %0
  93     $w0 = COPY %1
  94     $w1 = COPY %2
  95 ...
  96 ---
  97 name:            test_freeze_s1
  98 body: |
  99   bb.0.entry:
 100     liveins: $x0
 101     ; CHECK-LABEL: name: test_freeze_s1
 102     ; CHECK: liveins: $x0
 103     ; CHECK-NEXT: {{  $}}
 104     ; CHECK-NEXT: [[DEF:%[0-9]+]]:_(s8) = G_IMPLICIT_DEF
 105     ; CHECK-NEXT: [[FREEZE:%[0-9]+]]:_(s8) = G_FREEZE [[DEF]]
 106     ; CHECK-NEXT: [[ANYEXT:%[0-9]+]]:_(s64) = G_ANYEXT [[FREEZE]](s8)
 107     ; CHECK-NEXT: [[C:%[0-9]+]]:_(s64) = G_CONSTANT i64 1
 108     ; CHECK-NEXT: %ext:_(s64) = G_AND [[ANYEXT]], [[C]]
 109     ; CHECK-NEXT: $x0 = COPY %ext(s64)
 110     %x:_(s1) = G_IMPLICIT_DEF
 111     %freeze:_(s1) = G_FREEZE %x
 112     %ext:_(s64) = G_ZEXT %freeze
 113     $x0 = COPY %ext(s64)
 114 ...
 115 ---
 116 name:            test_freeze_s2
 117 body: |
 118   bb.0.entry:
 119     liveins: $x0
 120     ; CHECK-LABEL: name: test_freeze_s2
 121     ; CHECK: liveins: $x0
 122     ; CHECK-NEXT: {{  $}}
 123     ; CHECK-NEXT: [[DEF:%[0-9]+]]:_(s8) = G_IMPLICIT_DEF
 124     ; CHECK-NEXT: [[FREEZE:%[0-9]+]]:_(s8) = G_FREEZE [[DEF]]
 125     ; CHECK-NEXT: [[ANYEXT:%[0-9]+]]:_(s64) = G_ANYEXT [[FREEZE]](s8)
 126     ; CHECK-NEXT: [[C:%[0-9]+]]:_(s64) = G_CONSTANT i64 3
 127     ; CHECK-NEXT: %ext:_(s64) = G_AND [[ANYEXT]], [[C]]
 128     ; CHECK-NEXT: $x0 = COPY %ext(s64)
 129     %x:_(s2) = G_IMPLICIT_DEF
 130     %freeze:_(s2) = G_FREEZE %x
 131     %ext:_(s64) = G_ZEXT %freeze
 132     $x0 = COPY %ext(s64)
 133 ...
 134 ---
 135 name:            test_freeze_v4s1
 136 body: |
 137   bb.0.entry:
 138     liveins: $q0
 139     ; CHECK-LABEL: name: test_freeze_v4s1
 140     ; CHECK: liveins: $q0
 141     ; CHECK-NEXT: {{  $}}
 142     ; CHECK-NEXT: [[DEF:%[0-9]+]]:_(<4 x s16>) = G_IMPLICIT_DEF
 143     ; CHECK-NEXT: [[FREEZE:%[0-9]+]]:_(<4 x s16>) = G_FREEZE [[DEF]]
 144     ; CHECK-NEXT: [[ANYEXT:%[0-9]+]]:_(<4 x s32>) = G_ANYEXT [[FREEZE]](<4 x s16>)
 145     ; CHECK-NEXT: [[C:%[0-9]+]]:_(s32) = G_CONSTANT i32 1
 146     ; CHECK-NEXT: [[BUILD_VECTOR:%[0-9]+]]:_(<4 x s32>) = G_BUILD_VECTOR [[C]](s32), [[C]](s32), [[C]](s32), [[C]](s32)
 147     ; CHECK-NEXT: %ext:_(<4 x s32>) = G_AND [[ANYEXT]], [[BUILD_VECTOR]]
 148     ; CHECK-NEXT: $q0 = COPY %ext(<4 x s32>)
 149     %x:_(<4 x s1>) = G_IMPLICIT_DEF
 150     %freeze:_(<4 x s1>) = G_FREEZE %x
 151     %ext:_(<4 x s32>) = G_ZEXT %freeze
 152     $q0 = COPY %ext(<4 x s32>)
 153 ...
 154 ---
 155 name:            test_freeze_v3s8
 156 body: |
 157   bb.0.entry:
 158     liveins: $q0
 159     ; CHECK-LABEL: name: test_freeze_v3s8
 160     ; CHECK: liveins: $q0
 161     ; CHECK-NEXT: {{  $}}
 162     ; CHECK-NEXT: [[DEF:%[0-9]+]]:_(<4 x s16>) = G_IMPLICIT_DEF
 163     ; CHECK-NEXT: [[UV:%[0-9]+]]:_(s16), [[UV1:%[0-9]+]]:_(s16), [[UV2:%[0-9]+]]:_(s16), [[UV3:%[0-9]+]]:_(s16) = G_UNMERGE_VALUES [[DEF]](<4 x s16>)
 164     ; CHECK-NEXT: [[TRUNC:%[0-9]+]]:_(s8) = G_TRUNC [[UV]](s16)
 165     ; CHECK-NEXT: [[TRUNC1:%[0-9]+]]:_(s8) = G_TRUNC [[UV1]](s16)
 166     ; CHECK-NEXT: [[TRUNC2:%[0-9]+]]:_(s8) = G_TRUNC [[UV2]](s16)
 167     ; CHECK-NEXT: [[DEF1:%[0-9]+]]:_(s8) = G_IMPLICIT_DEF
 168     ; CHECK-NEXT: [[BUILD_VECTOR:%[0-9]+]]:_(<8 x s8>) = G_BUILD_VECTOR [[TRUNC]](s8), [[TRUNC1]](s8), [[TRUNC2]](s8), [[DEF1]](s8), [[DEF1]](s8), [[DEF1]](s8), [[DEF1]](s8), [[DEF1]](s8)
 169     ; CHECK-NEXT: [[ANYEXT:%[0-9]+]]:_(<8 x s16>) = G_ANYEXT [[BUILD_VECTOR]](<8 x s8>)
 170     ; CHECK-NEXT: [[UV4:%[0-9]+]]:_(<4 x s16>), [[UV5:%[0-9]+]]:_(<4 x s16>) = G_UNMERGE_VALUES [[ANYEXT]](<8 x s16>)
 171     ; CHECK-NEXT: [[FREEZE:%[0-9]+]]:_(<4 x s16>) = G_FREEZE [[UV4]]
 172     ; CHECK-NEXT: [[UV6:%[0-9]+]]:_(s16), [[UV7:%[0-9]+]]:_(s16), [[UV8:%[0-9]+]]:_(s16), [[UV9:%[0-9]+]]:_(s16) = G_UNMERGE_VALUES [[FREEZE]](<4 x s16>)
 173     ; CHECK-NEXT: %undef:_(s32) = G_IMPLICIT_DEF
 174     ; CHECK-NEXT: [[ANYEXT1:%[0-9]+]]:_(s32) = G_ANYEXT [[UV6]](s16)
 175     ; CHECK-NEXT: [[C:%[0-9]+]]:_(s32) = G_CONSTANT i32 255
 176     ; CHECK-NEXT: %ext0:_(s32) = G_AND [[ANYEXT1]], [[C]]
 177     ; CHECK-NEXT: [[ANYEXT2:%[0-9]+]]:_(s32) = G_ANYEXT [[UV7]](s16)
 178     ; CHECK-NEXT: %ext1:_(s32) = G_AND [[ANYEXT2]], [[C]]
 179     ; CHECK-NEXT: [[ANYEXT3:%[0-9]+]]:_(s32) = G_ANYEXT [[UV8]](s16)
 180     ; CHECK-NEXT: %ext2:_(s32) = G_AND [[ANYEXT3]], [[C]]
 181     ; CHECK-NEXT: %res:_(<4 x s32>) = G_BUILD_VECTOR %ext0(s32), %ext1(s32), %ext2(s32), %undef(s32)
 182     ; CHECK-NEXT: $q0 = COPY %res(<4 x s32>)
 183     %x:_(<3 x s8>) = G_IMPLICIT_DEF
 184     %freeze:_(<3 x s8>) = G_FREEZE %x
 185     %ext:_(<3 x s32>) = G_ZEXT %freeze
 186     %undef:_(s32) = G_IMPLICIT_DEF
 187     %ext0:_(s32), %ext1:_(s32), %ext2:_(s32) = G_UNMERGE_VALUES %ext
 188     %res:_(<4 x s32>) = G_BUILD_VECTOR %ext0, %ext1, %ext2, %undef
 189     $q0 = COPY %res(<4 x s32>)
 190 ...
 191 ---
 192 name:            test_freeze_v4s1_select
 193 body: |
 194   bb.0.entry:
 195     liveins: $q0, $q1
 196     ; CHECK-LABEL: name: test_freeze_v4s1_select
 197     ; CHECK: liveins: $q0, $q1
 198     ; CHECK-NEXT: {{  $}}
 199     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(<4 x s32>) = COPY $q0
 200     ; CHECK-NEXT: [[COPY1:%[0-9]+]]:_(<4 x s32>) = COPY $q1
 201     ; CHECK-NEXT: [[C:%[0-9]+]]:_(s32) = G_CONSTANT i32 0
 202     ; CHECK-NEXT: [[BUILD_VECTOR:%[0-9]+]]:_(<4 x s32>) = G_BUILD_VECTOR [[C]](s32), [[C]](s32), [[C]](s32), [[C]](s32)
 203     ; CHECK-NEXT: [[FCMP:%[0-9]+]]:_(<4 x s32>) = nnan ninf nsz arcp contract afn reassoc G_FCMP floatpred(olt), [[COPY]](<4 x s32>), [[BUILD_VECTOR]]
 204     ; CHECK-NEXT: [[FCMP1:%[0-9]+]]:_(<4 x s32>) = nnan ninf nsz arcp contract afn reassoc G_FCMP floatpred(ogt), [[COPY1]](<4 x s32>), [[COPY]]
 205     ; CHECK-NEXT: [[TRUNC:%[0-9]+]]:_(<4 x s16>) = G_TRUNC [[FCMP1]](<4 x s32>)
 206     ; CHECK-NEXT: [[FREEZE:%[0-9]+]]:_(<4 x s16>) = G_FREEZE [[TRUNC]]
 207     ; CHECK-NEXT: [[TRUNC1:%[0-9]+]]:_(<4 x s16>) = G_TRUNC [[FCMP]](<4 x s32>)
 208     ; CHECK-NEXT: [[AND:%[0-9]+]]:_(<4 x s16>) = G_AND [[TRUNC1]], [[FREEZE]]
 209     ; CHECK-NEXT: [[ANYEXT:%[0-9]+]]:_(<4 x s32>) = G_ANYEXT [[AND]](<4 x s16>)
 210     ; CHECK-NEXT: [[C1:%[0-9]+]]:_(s32) = G_CONSTANT i32 1
 211     ; CHECK-NEXT: [[BUILD_VECTOR1:%[0-9]+]]:_(<4 x s32>) = G_BUILD_VECTOR [[C1]](s32), [[C1]](s32), [[C1]](s32), [[C1]](s32)
 212     ; CHECK-NEXT: [[AND1:%[0-9]+]]:_(<4 x s32>) = G_AND [[ANYEXT]], [[BUILD_VECTOR1]]
 213     ; CHECK-NEXT: $q0 = COPY [[AND1]](<4 x s32>)
 214     %1:_(<4 x s32>) = COPY $q0
 215     %2:_(<4 x s32>) = COPY $q1
 216     %3:_(s32) = G_CONSTANT i32 0
 217     %4:_(<4 x s32>) = G_BUILD_VECTOR %3, %3, %3, %3
 218     %5:_(s1) = G_CONSTANT i1 false
 219     %6:_(<4 x s1>) = nnan ninf nsz arcp contract afn reassoc G_FCMP floatpred(olt), %1:_(<4 x s32>), %4:_
 220     %7:_(<4 x s1>) = nnan ninf nsz arcp contract afn reassoc G_FCMP floatpred(ogt), %2:_(<4 x s32>), %1:_
 221     %8:_(<4 x s1>) = G_FREEZE %7
 222     %9:_(<4 x s1>) = G_AND %6, %8
 223     %10:_(<4 x s32>) = G_ZEXT %9
 224     $q0 = COPY %10