llvm/test/CodeGen/AArch64/GlobalISel/legalize-reduce-fmul.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=aarch64 -run-pass=legalizer -global-isel %s -o - | FileCheck %s
   3
   4 ---
   5 name:            mul_2H
   6 tracksRegLiveness: true
   7 body:             |
   8   bb.1:
   9     liveins: $q0, $q1
  10
  11     ; CHECK-LABEL: name: mul_2H
  12     ; CHECK: liveins: $q0, $q1
  13     ; CHECK-NEXT: {{  $}}
  14     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(<4 x s32>) = COPY $q0
  15     ; CHECK-NEXT: [[COPY1:%[0-9]+]]:_(<4 x s32>) = COPY $q1
  16     ; CHECK-NEXT: [[FMUL:%[0-9]+]]:_(<4 x s32>) = G_FMUL [[COPY]], [[COPY1]]
  17     ; CHECK-NEXT: [[UV:%[0-9]+]]:_(<2 x s32>), [[UV1:%[0-9]+]]:_(<2 x s32>) = G_UNMERGE_VALUES [[FMUL]](<4 x s32>)
  18     ; CHECK-NEXT: [[FMUL1:%[0-9]+]]:_(<2 x s32>) = G_FMUL [[UV]], [[UV1]]
  19     ; CHECK-NEXT: [[UV2:%[0-9]+]]:_(s32), [[UV3:%[0-9]+]]:_(s32) = G_UNMERGE_VALUES [[FMUL1]](<2 x s32>)
  20     ; CHECK-NEXT: [[FMUL2:%[0-9]+]]:_(s32) = G_FMUL [[UV2]], [[UV3]]
  21     ; CHECK-NEXT: [[COPY2:%[0-9]+]]:_(s32) = COPY [[FMUL2]](s32)
  22     ; CHECK-NEXT: $s0 = COPY [[COPY2]](s32)
  23     ; CHECK-NEXT: RET_ReallyLR implicit $s0
  24     %1:_(<4 x s32>) = COPY $q0
  25     %2:_(<4 x s32>) = COPY $q1
  26     %0:_(<8 x s32>) = G_CONCAT_VECTORS %1(<4 x s32>), %2(<4 x s32>)
  27     %5:_(s32) = nnan ninf nsz arcp contract afn reassoc G_VECREDUCE_FMUL %0(<8 x s32>)
  28     $s0 = COPY %5(s32)
  29     RET_ReallyLR implicit $s0
  30
  31 ...