Revert " [LoongArch][ISel] Check the number of sign bits in `PatGprGpr_32` (#107432)"
[llvm-project.git] / llvm / test / CodeGen / AArch64 / GlobalISel / opt-fold-ext-tbz-tbnz.mir
blob85c2b61aa6740d32cad2109b58af2a91add90102
1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
2 # RUN: llc -mtriple aarch64-unknown-unknown -run-pass=instruction-select -global-isel-abort=1 -verify-machineinstrs %s -o - | FileCheck %s
4 # Check that we can continue matching when we are in a situation where we will
5 # emit a TB(N)Z.
6 ...
7 ---
8 name:            fold_zext
9 alignment:       4
10 legalized:       true
11 regBankSelected: true
12 tracksRegLiveness: true
13 body:             |
14   ; CHECK-LABEL: name: fold_zext
15   ; CHECK: bb.0:
16   ; CHECK-NEXT:   successors: %bb.0(0x40000000), %bb.1(0x40000000)
17   ; CHECK-NEXT:   liveins: $x0
18   ; CHECK-NEXT: {{  $}}
19   ; CHECK-NEXT:   %copy:gpr32 = COPY $w0
20   ; CHECK-NEXT:   TBNZW %copy, 3, %bb.1
21   ; CHECK-NEXT:   B %bb.0
22   ; CHECK-NEXT: {{  $}}
23   ; CHECK-NEXT: bb.1:
24   ; CHECK-NEXT:   RET_ReallyLR
25   bb.0:
26     successors: %bb.0, %bb.1
27     liveins: $x0
28     %copy:gpr(s32) = COPY $w0
29     %bit:gpr(s64) = G_CONSTANT i64 8
30     %zero:gpr(s64) = G_CONSTANT i64 0
31     %fold_me:gpr(s64) = G_ZEXT %copy(s32)
32     %and:gpr(s64) = G_AND %fold_me, %bit
33     %cmp:gpr(s32) = G_ICMP intpred(ne), %and(s64), %zero
34     G_BRCOND %cmp, %bb.1
35     G_BR %bb.0
36   bb.1:
37     RET_ReallyLR
38 ...
39 ---
40 name:            fold_anyext
41 alignment:       4
42 legalized:       true
43 regBankSelected: true
44 tracksRegLiveness: true
45 body:             |
46   ; CHECK-LABEL: name: fold_anyext
47   ; CHECK: bb.0:
48   ; CHECK-NEXT:   successors: %bb.0(0x40000000), %bb.1(0x40000000)
49   ; CHECK-NEXT:   liveins: $x0
50   ; CHECK-NEXT: {{  $}}
51   ; CHECK-NEXT:   %copy:gpr32 = COPY $w0
52   ; CHECK-NEXT:   TBNZW %copy, 3, %bb.1
53   ; CHECK-NEXT:   B %bb.0
54   ; CHECK-NEXT: {{  $}}
55   ; CHECK-NEXT: bb.1:
56   ; CHECK-NEXT:   RET_ReallyLR
57   bb.0:
58     successors: %bb.0, %bb.1
59     liveins: $x0
60     %copy:gpr(s32) = COPY $w0
61     %bit:gpr(s64) = G_CONSTANT i64 8
62     %zero:gpr(s64) = G_CONSTANT i64 0
63     %fold_me:gpr(s64) = G_ANYEXT %copy(s32)
64     %and:gpr(s64) = G_AND %fold_me, %bit
65     %cmp:gpr(s32) = G_ICMP intpred(ne), %and(s64), %zero
66     G_BRCOND %cmp, %bb.1
67     G_BR %bb.0
68   bb.1:
69     RET_ReallyLR
70 ...
71 ---
72 name:            fold_multiple
73 alignment:       4
74 legalized:       true
75 regBankSelected: true
76 tracksRegLiveness: true
77 body:             |
78   ; CHECK-LABEL: name: fold_multiple
79   ; CHECK: bb.0:
80   ; CHECK-NEXT:   successors: %bb.0(0x40000000), %bb.1(0x40000000)
81   ; CHECK-NEXT:   liveins: $h0
82   ; CHECK-NEXT: {{  $}}
83   ; CHECK-NEXT:   [[SUBREG_TO_REG:%[0-9]+]]:fpr32 = SUBREG_TO_REG 0, $h0, %subreg.hsub
84   ; CHECK-NEXT:   %copy:gpr32all = COPY [[SUBREG_TO_REG]]
85   ; CHECK-NEXT:   [[COPY:%[0-9]+]]:gpr32 = COPY %copy
86   ; CHECK-NEXT:   TBNZW [[COPY]], 3, %bb.1
87   ; CHECK-NEXT:   B %bb.0
88   ; CHECK-NEXT: {{  $}}
89   ; CHECK-NEXT: bb.1:
90   ; CHECK-NEXT:   RET_ReallyLR
91   bb.0:
92     successors: %bb.0, %bb.1
93     liveins: $h0
94     %copy:gpr(s16) = COPY $h0
95     %bit:gpr(s64) = G_CONSTANT i64 8
96     %zero:gpr(s64) = G_CONSTANT i64 0
97     %ext1:gpr(s32) = G_ZEXT %copy(s16)
98     %ext2:gpr(s64) = G_ANYEXT %ext1(s32)
99     %and:gpr(s64) = G_AND %ext2, %bit
100     %cmp:gpr(s32) = G_ICMP intpred(ne), %and(s64), %zero
101     G_BRCOND %cmp, %bb.1
102     G_BR %bb.0
103   bb.1:
104     RET_ReallyLR
107 name:            dont_fold_more_than_one_use
108 alignment:       4
109 legalized:       true
110 regBankSelected: true
111 tracksRegLiveness: true
112 body:             |
113   ; CHECK-LABEL: name: dont_fold_more_than_one_use
114   ; CHECK: bb.0:
115   ; CHECK-NEXT:   successors: %bb.0(0x40000000), %bb.1(0x40000000)
116   ; CHECK-NEXT:   liveins: $x0
117   ; CHECK-NEXT: {{  $}}
118   ; CHECK-NEXT:   %copy:gpr32 = COPY $w0
119   ; CHECK-NEXT:   [[ORRWrs:%[0-9]+]]:gpr32 = ORRWrs $wzr, %copy, 0
120   ; CHECK-NEXT:   %zext:gpr64 = SUBREG_TO_REG 0, [[ORRWrs]], %subreg.sub_32
121   ; CHECK-NEXT:   [[COPY:%[0-9]+]]:gpr32all = COPY %zext.sub_32
122   ; CHECK-NEXT:   [[COPY1:%[0-9]+]]:gpr32 = COPY [[COPY]]
123   ; CHECK-NEXT:   TBNZW [[COPY1]], 3, %bb.1
124   ; CHECK-NEXT:   B %bb.0
125   ; CHECK-NEXT: {{  $}}
126   ; CHECK-NEXT: bb.1:
127   ; CHECK-NEXT:   $x0 = COPY %zext
128   ; CHECK-NEXT:   RET_ReallyLR implicit $x0
129   bb.0:
130     successors: %bb.0, %bb.1
131     liveins: $x0
132     %copy:gpr(s32) = COPY $w0
133     %bit:gpr(s64) = G_CONSTANT i64 8
134     %zero:gpr(s64) = G_CONSTANT i64 0
135     %zext:gpr(s64) = G_ZEXT %copy(s32)
136     %and:gpr(s64) = G_AND %zext, %bit
137     %cmp:gpr(s32) = G_ICMP intpred(ne), %and(s64), %zero
138     G_BRCOND %cmp, %bb.1
139     G_BR %bb.0
140   bb.1:
141     $x0 = COPY %zext:gpr(s64)
142     RET_ReallyLR implicit $x0