llvm/test/CodeGen/AArch64/GlobalISel/select-unreachable-blocks.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=aarch64-unknown-unknown -o - -verify-machineinstrs -run-pass=instruction-select %s | FileCheck %s
   3 ---
   4 name:            test_unreachable_delete
   5 alignment:       4
   6 exposesReturnsTwice: false
   7 legalized:       true
   8 regBankSelected: true
   9 selected:        false
  10 tracksRegLiveness: true
  11 liveins:
  12 body:             |
  13   ; CHECK-LABEL: name: test_unreachable_delete
  14   ; CHECK: bb.0:
  15   ; CHECK-NEXT:   successors: %bb.2(0x80000000)
  16   ; CHECK-NEXT:   liveins: $w0
  17   ; CHECK-NEXT: {{  $}}
  18   ; CHECK-NEXT:   [[COPY:%[0-9]+]]:gpr32sp = COPY $w0
  19   ; CHECK-NEXT:   [[COPY1:%[0-9]+]]:gpr32 = COPY $wzr
  20   ; CHECK-NEXT:   [[MOVi32imm:%[0-9]+]]:gpr32 = MOVi32imm 1
  21   ; CHECK-NEXT:   B %bb.2
  22   ; CHECK-NEXT: {{  $}}
  23   ; CHECK-NEXT: bb.1:
  24   ; CHECK-NEXT:   successors: %bb.2(0x80000000)
  25   ; CHECK-NEXT: {{  $}}
  26   ; CHECK-NEXT: bb.2:
  27   ; CHECK-NEXT:   successors: %bb.3(0x80000000)
  28   ; CHECK-NEXT: {{  $}}
  29   ; CHECK-NEXT:   [[ADDWri:%[0-9]+]]:gpr32sp = ADDWri [[COPY]], 2, 0
  30   ; CHECK-NEXT: {{  $}}
  31   ; CHECK-NEXT: bb.3:
  32   ; CHECK-NEXT:   [[PHI:%[0-9]+]]:gpr32 = PHI [[ADDWri]], %bb.2
  33   ; CHECK-NEXT:   $w0 = COPY [[PHI]]
  34   ; CHECK-NEXT:   RET_ReallyLR implicit $w0
  35   bb.1:
  36     successors: %bb.3
  37     liveins: $w0
  38
  39     %0:gpr(s32) = COPY $w0
  40     %1:gpr(s32) = G_CONSTANT i32 0
  41     %3:gpr(s32) = G_CONSTANT i32 1
  42     %5:gpr(s32) = G_CONSTANT i32 2
  43     G_BR %bb.3
  44
  45   bb.5:
  46     ; This block is unreachable.
  47     %unreachable_inst:gpr(s32) = G_XOR %1, %3
  48     $w0 = COPY %unreachable_inst(s32)
  49
  50   bb.3:
  51     successors: %bb.4(0x80000000)
  52
  53     %6:gpr(s32) = G_ADD %0, %5
  54
  55   bb.4:
  56     %7:gpr(s32) = G_PHI %6(s32), %bb.3
  57     $w0 = COPY %7(s32)
  58     RET_ReallyLR implicit $w0
  59
  60 ...