llvm/test/CodeGen/AArch64/spillfill-sve.mir

   1 # RUN: llc -mtriple=aarch64-linux-gnu -run-pass=greedy %s -o - | FileCheck %s
   2 # RUN: llc -mtriple=aarch64-linux-gnu -start-before=greedy -stop-after=aarch64-expand-pseudo -verify-machineinstrs %s -o - | FileCheck %s --check-prefix=EXPAND
   3 --- |
   4   ; ModuleID = '<stdin>'
   5   source_filename = "<stdin>"
   6   target datalayout = "e-m:e-i8:8:32-i16:16:32-i64:64-i128:128-n32:64-S128"
   7   target triple = "aarch64--linux-gnu"
   8
   9   define aarch64_sve_vector_pcs void @spills_fills_stack_id_ppr() #0 { entry: unreachable }
  10   define aarch64_sve_vector_pcs void @spills_fills_stack_id_ppr2() #0 { entry: unreachable }
  11   define aarch64_sve_vector_pcs void @spills_fills_stack_id_ppr2mul2() #0 { entry: unreachable }
  12   define aarch64_sve_vector_pcs void @spills_fills_stack_id_pnr() #1 { entry: unreachable }
  13   define aarch64_sve_vector_pcs void @spills_fills_stack_id_virtreg_pnr() #1 { entry: unreachable }
  14   define aarch64_sve_vector_pcs void @spills_fills_stack_id_virtreg_ppr_to_pnr() #1 { entry: unreachable }
  15   define aarch64_sve_vector_pcs void @spills_fills_stack_id_zpr() #0 { entry: unreachable }
  16   define aarch64_sve_vector_pcs void @spills_fills_stack_id_zpr2() #0 { entry: unreachable }
  17   define aarch64_sve_vector_pcs void @spills_fills_stack_id_zpr2strided() #0 { entry: unreachable }
  18   define aarch64_sve_vector_pcs void @spills_fills_stack_id_zpr3() #0 { entry: unreachable }
  19   define aarch64_sve_vector_pcs void @spills_fills_stack_id_zpr4() #0 { entry: unreachable }
  20   define aarch64_sve_vector_pcs void @spills_fills_stack_id_zpr4strided() #0 { entry: unreachable }
  21
  22   attributes #0 = { nounwind "target-features"="+sve" }
  23   attributes #1 = { nounwind "target-features"="+sve2p1" }
  24
  25 ...
  26 ---
  27 name: spills_fills_stack_id_ppr
  28 tracksRegLiveness: true
  29 registers:
  30   - { id: 0, class: ppr }
  31 stack:
  32 liveins:
  33   - { reg: '$p0', virtual-reg: '%0' }
  34 body:             |
  35   bb.0.entry:
  36     liveins: $p0
  37
  38     ; CHECK-LABEL: name: spills_fills_stack_id_ppr
  39     ; CHECK: stack:
  40     ; CHECK:      - { id: 0, name: '', type: spill-slot, offset: 0, size: 2, alignment: 2
  41     ; CHECK-NEXT:     stack-id: scalable-vector, callee-saved-register: ''
  42
  43     ; EXPAND-LABEL: name: spills_fills_stack_id_ppr
  44     ; EXPAND: STR_PXI $p0, $sp, 7
  45     ; EXPAND: $p0 = LDR_PXI $sp, 7
  46
  47     %0:ppr = COPY $p0
  48
  49     $p0 = IMPLICIT_DEF
  50     $p1 = IMPLICIT_DEF
  51     $p2 = IMPLICIT_DEF
  52     $p3 = IMPLICIT_DEF
  53     $p4 = IMPLICIT_DEF
  54     $p5 = IMPLICIT_DEF
  55     $p6 = IMPLICIT_DEF
  56     $p7 = IMPLICIT_DEF
  57     $p8 = IMPLICIT_DEF
  58     $p9 = IMPLICIT_DEF
  59     $p10 = IMPLICIT_DEF
  60     $p11 = IMPLICIT_DEF
  61     $p12 = IMPLICIT_DEF
  62     $p13 = IMPLICIT_DEF
  63     $p14 = IMPLICIT_DEF
  64     $p15 = IMPLICIT_DEF
  65
  66     $p0 = COPY %0
  67     RET_ReallyLR
  68 ...
  69 ---
  70 name: spills_fills_stack_id_ppr2
  71 tracksRegLiveness: true
  72 registers:
  73   - { id: 0, class: ppr2 }
  74 stack:
  75 liveins:
  76   - { reg: '$p0_p1', virtual-reg: '%0' }
  77 body:             |
  78   bb.0.entry:
  79     liveins: $p0_p1
  80
  81     ; CHECK-LABEL: name: spills_fills_stack_id_ppr2
  82     ; CHECK: stack:
  83     ; CHECK:      - { id: 0, name: '', type: spill-slot, offset: 0, size: 4, alignment: 2
  84     ; CHECK-NEXT:     stack-id: scalable-vector, callee-saved-register: ''
  85
  86     ; EXPAND-LABEL: name: spills_fills_stack_id_ppr2
  87     ; EXPAND: STR_PXI $p0, $sp, 6
  88     ; EXPAND: STR_PXI $p1, $sp, 7
  89     ; EXPAND: $p0 = LDR_PXI $sp, 6
  90     ; EXPAND: $p1 = LDR_PXI $sp, 7
  91
  92     %0:ppr2 = COPY $p0_p1
  93
  94     $p0 = IMPLICIT_DEF
  95     $p1 = IMPLICIT_DEF
  96     $p2 = IMPLICIT_DEF
  97     $p3 = IMPLICIT_DEF
  98     $p4 = IMPLICIT_DEF
  99     $p5 = IMPLICIT_DEF
 100     $p6 = IMPLICIT_DEF
 101     $p7 = IMPLICIT_DEF
 102     $p8 = IMPLICIT_DEF
 103     $p9 = IMPLICIT_DEF
 104     $p10 = IMPLICIT_DEF
 105     $p11 = IMPLICIT_DEF
 106     $p12 = IMPLICIT_DEF
 107     $p13 = IMPLICIT_DEF
 108     $p14 = IMPLICIT_DEF
 109     $p15 = IMPLICIT_DEF
 110
 111     $p0_p1 = COPY %0
 112     RET_ReallyLR
 113 ...
 114 ---
 115 name: spills_fills_stack_id_ppr2mul2
 116 tracksRegLiveness: true
 117 registers:
 118   - { id: 0, class: ppr2mul2 }
 119 stack:
 120 liveins:
 121   - { reg: '$p0_p1', virtual-reg: '%0' }
 122 body:             |
 123   bb.0.entry:
 124     liveins: $p0_p1
 125
 126     ; CHECK-LABEL: name: spills_fills_stack_id_ppr2
 127     ; CHECK: stack:
 128     ; CHECK:      - { id: 0, name: '', type: spill-slot, offset: 0, size: 4, alignment: 2
 129     ; CHECK-NEXT:     stack-id: scalable-vector, callee-saved-register: ''
 130
 131     ; EXPAND-LABEL: name: spills_fills_stack_id_ppr2mul2
 132     ; EXPAND: STR_PXI $p0, $sp, 6
 133     ; EXPAND: STR_PXI $p1, $sp, 7
 134     ; EXPAND: $p0 = LDR_PXI $sp, 6
 135     ; EXPAND: $p1 = LDR_PXI $sp, 7
 136
 137     %0:ppr2mul2 = COPY $p0_p1
 138
 139     $p0 = IMPLICIT_DEF
 140     $p1 = IMPLICIT_DEF
 141     $p2 = IMPLICIT_DEF
 142     $p3 = IMPLICIT_DEF
 143     $p4 = IMPLICIT_DEF
 144     $p5 = IMPLICIT_DEF
 145     $p6 = IMPLICIT_DEF
 146     $p7 = IMPLICIT_DEF
 147     $p8 = IMPLICIT_DEF
 148     $p9 = IMPLICIT_DEF
 149     $p10 = IMPLICIT_DEF
 150     $p11 = IMPLICIT_DEF
 151     $p12 = IMPLICIT_DEF
 152     $p13 = IMPLICIT_DEF
 153     $p14 = IMPLICIT_DEF
 154     $p15 = IMPLICIT_DEF
 155
 156     $p0_p1 = COPY %0
 157     RET_ReallyLR
 158 ...
 159 ---
 160 name: spills_fills_stack_id_pnr
 161 tracksRegLiveness: true
 162 registers:
 163   - { id: 0, class: pnr }
 164 stack:
 165 liveins:
 166   - { reg: '$pn0', virtual-reg: '%0' }
 167 body:             |
 168   bb.0.entry:
 169     liveins: $pn0
 170
 171     ; CHECK-LABEL: name: spills_fills_stack_id_pnr
 172     ; CHECK: stack:
 173     ; CHECK:      - { id: 0, name: '', type: spill-slot, offset: 0, size: 2, alignment: 2
 174     ; CHECK-NEXT:     stack-id: scalable-vector, callee-saved-register: ''
 175
 176     ; EXPAND-LABEL: name: spills_fills_stack_id_pnr
 177     ; EXPAND: STR_PXI $pn0, $sp, 7
 178     ; EXPAND: $pn0 = LDR_PXI $sp, 7, implicit-def $pn0
 179
 180     %0:pnr = COPY $pn0
 181
 182     $pn0 = IMPLICIT_DEF
 183     $pn1 = IMPLICIT_DEF
 184     $pn2 = IMPLICIT_DEF
 185     $pn3 = IMPLICIT_DEF
 186     $pn4 = IMPLICIT_DEF
 187     $pn5 = IMPLICIT_DEF
 188     $pn6 = IMPLICIT_DEF
 189     $pn7 = IMPLICIT_DEF
 190     $pn8 = IMPLICIT_DEF
 191     $pn9 = IMPLICIT_DEF
 192     $pn10 = IMPLICIT_DEF
 193     $pn11 = IMPLICIT_DEF
 194     $pn12 = IMPLICIT_DEF
 195     $pn13 = IMPLICIT_DEF
 196     $pn14 = IMPLICIT_DEF
 197     $pn15 = IMPLICIT_DEF
 198
 199     $pn0 = COPY %0
 200     RET_ReallyLR
 201 ...
 202 ---
 203 name: spills_fills_stack_id_virtreg_pnr
 204 tracksRegLiveness: true
 205 registers:
 206   - { id: 0, class: pnr_p8to15 }
 207 stack:
 208 body:             |
 209   bb.0.entry:
 210     ; CHECK-LABEL: name: spills_fills_stack_id_virtreg_pnr
 211     ; CHECK: stack:
 212     ; CHECK:      - { id: 0, name: '', type: spill-slot, offset: 0, size: 2, alignment: 2
 213     ; CHECK-NEXT:     stack-id: scalable-vector, callee-saved-register: ''
 214
 215     ; EXPAND-LABEL: name: spills_fills_stack_id_virtreg_pnr
 216     ; EXPAND: renamable $pn8 = WHILEGE_CXX_B
 217     ; EXPAND: STR_PXI killed renamable $pn8, $sp, 7
 218     ;
 219     ; EXPAND: renamable $pn8 = LDR_PXI $sp, 7
 220     ; EXPAND-NEXT: $p0 = PEXT_PCI_B killed renamable $pn8, 0
 221
 222
 223     %0:pnr_p8to15 = WHILEGE_CXX_B undef $x0, undef $x0, 0, implicit-def dead $nzcv
 224
 225     $pn0 = IMPLICIT_DEF
 226     $pn1 = IMPLICIT_DEF
 227     $pn2 = IMPLICIT_DEF
 228     $pn3 = IMPLICIT_DEF
 229     $pn4 = IMPLICIT_DEF
 230     $pn5 = IMPLICIT_DEF
 231     $pn6 = IMPLICIT_DEF
 232     $pn7 = IMPLICIT_DEF
 233     $pn8 = IMPLICIT_DEF
 234     $pn9 = IMPLICIT_DEF
 235     $pn10 = IMPLICIT_DEF
 236     $pn11 = IMPLICIT_DEF
 237     $pn12 = IMPLICIT_DEF
 238     $pn13 = IMPLICIT_DEF
 239     $pn14 = IMPLICIT_DEF
 240     $pn15 = IMPLICIT_DEF
 241
 242     $p0 = PEXT_PCI_B %0, 0
 243     RET_ReallyLR
 244 ...
 245 ---
 246 name: spills_fills_stack_id_virtreg_ppr_to_pnr
 247 tracksRegLiveness: true
 248 registers:
 249   - { id: 0, class: ppr }
 250   - { id: 1, class: pnr_p8to15 }
 251 stack:
 252 body:             |
 253   bb.0.entry:
 254     liveins: $p0
 255
 256     %0:ppr = COPY $p0
 257
 258     $pn0 = IMPLICIT_DEF
 259     $pn1 = IMPLICIT_DEF
 260     $pn2 = IMPLICIT_DEF
 261     $pn3 = IMPLICIT_DEF
 262     $pn4 = IMPLICIT_DEF
 263     $pn5 = IMPLICIT_DEF
 264     $pn6 = IMPLICIT_DEF
 265     $pn7 = IMPLICIT_DEF
 266     $pn8 = IMPLICIT_DEF
 267     $pn9 = IMPLICIT_DEF
 268     $pn10 = IMPLICIT_DEF
 269     $pn11 = IMPLICIT_DEF
 270     $pn12 = IMPLICIT_DEF
 271     $pn13 = IMPLICIT_DEF
 272     $pn14 = IMPLICIT_DEF
 273     $pn15 = IMPLICIT_DEF
 274
 275     %1:pnr_p8to15 = COPY %0
 276     $p0 = PEXT_PCI_B %1, 0
 277     RET_ReallyLR
 278 ...
 279 ---
 280 name: spills_fills_stack_id_zpr
 281 tracksRegLiveness: true
 282 registers:
 283   - { id: 0, class: zpr }
 284 stack:
 285 liveins:
 286   - { reg: '$z0', virtual-reg: '%0' }
 287 body:             |
 288   bb.0.entry:
 289     liveins: $z0
 290
 291     ; CHECK-LABEL: name: spills_fills_stack_id_zpr
 292     ; CHECK: stack:
 293     ; CHECK:      - { id: 0, name: '', type: spill-slot, offset: 0, size: 16, alignment: 16
 294     ; CHECK-NEXT:     stack-id: scalable-vector, callee-saved-register: ''
 295
 296     ; EXPAND-LABEL: name: spills_fills_stack_id_zpr
 297     ; EXPAND: STR_ZXI $z0, $sp, 0
 298     ; EXPAND: $z0 = LDR_ZXI $sp, 0
 299
 300     %0:zpr = COPY $z0
 301
 302     $z0_z1_z2_z3     = IMPLICIT_DEF
 303     $z4_z5_z6_z7     = IMPLICIT_DEF
 304     $z8_z9_z10_z11   = IMPLICIT_DEF
 305     $z12_z13_z14_z15 = IMPLICIT_DEF
 306     $z16_z17_z18_z19 = IMPLICIT_DEF
 307     $z20_z21_z22_z23 = IMPLICIT_DEF
 308     $z24_z25_z26_z27 = IMPLICIT_DEF
 309     $z28_z29_z30_z31 = IMPLICIT_DEF
 310
 311     $z0 = COPY %0
 312     RET_ReallyLR
 313 ...
 314 ---
 315 name: spills_fills_stack_id_zpr2
 316 tracksRegLiveness: true
 317 registers:
 318   - { id: 0, class: zpr2 }
 319 stack:
 320 liveins:
 321   - { reg: '$z0_z1', virtual-reg: '%0' }
 322 body:             |
 323   bb.0.entry:
 324     liveins: $z0_z1
 325
 326     ; CHECK-LABEL: name: spills_fills_stack_id_zpr2
 327     ; CHECK: stack:
 328     ; CHECK:      - { id: 0, name: '', type: spill-slot, offset: 0, size: 32, alignment: 16
 329     ; CHECK-NEXT:     stack-id: scalable-vector
 330
 331     ; EXPAND-LABEL: name: spills_fills_stack_id_zpr2
 332     ; EXPAND: STR_ZXI $z0, $sp, 0
 333     ; EXPAND: STR_ZXI $z1, $sp, 1
 334     ; EXPAND: $z0 = LDR_ZXI $sp, 0
 335     ; EXPAND: $z1 = LDR_ZXI $sp, 1
 336
 337     %0:zpr2 = COPY $z0_z1
 338
 339     $z0_z1_z2_z3     = IMPLICIT_DEF
 340     $z4_z5_z6_z7     = IMPLICIT_DEF
 341     $z8_z9_z10_z11   = IMPLICIT_DEF
 342     $z12_z13_z14_z15 = IMPLICIT_DEF
 343     $z16_z17_z18_z19 = IMPLICIT_DEF
 344     $z20_z21_z22_z23 = IMPLICIT_DEF
 345     $z24_z25_z26_z27 = IMPLICIT_DEF
 346     $z28_z29_z30_z31 = IMPLICIT_DEF
 347
 348     $z0_z1 = COPY %0
 349     RET_ReallyLR
 350 ...
 351 ---
 352 name: spills_fills_stack_id_zpr2strided
 353 tracksRegLiveness: true
 354 registers:
 355   - { id: 0, class: zpr2strided }
 356 stack:
 357 liveins:
 358   - { reg: '$z0_z8', virtual-reg: '%0' }
 359 body:             |
 360   bb.0.entry:
 361     liveins: $z0_z1
 362     successors: %bb.1
 363
 364     $z0_z8 = COPY $z0_z1
 365
 366     B %bb.1
 367
 368   bb.1:
 369     liveins: $z0_z8
 370
 371     ; CHECK-LABEL: name: spills_fills_stack_id_zpr2strided
 372     ; CHECK: stack:
 373     ; CHECK:      - { id: 0, name: '', type: spill-slot, offset: 0, size: 32, alignment: 16
 374     ; CHECK-NEXT:     stack-id: scalable-vector
 375
 376     ; EXPAND-LABEL: name: spills_fills_stack_id_zpr2strided
 377     ; EXPAND: STR_ZXI $z0, $sp, 0
 378     ; EXPAND: STR_ZXI $z8, $sp, 1
 379     ; EXPAND: $z0 = LDR_ZXI $sp, 0
 380     ; EXPAND: $z8 = LDR_ZXI $sp, 1
 381
 382     %0:zpr2strided = COPY $z0_z8
 383
 384     $z0_z1_z2_z3     = IMPLICIT_DEF
 385     $z4_z5_z6_z7     = IMPLICIT_DEF
 386     $z8_z9_z10_z11   = IMPLICIT_DEF
 387     $z12_z13_z14_z15 = IMPLICIT_DEF
 388     $z16_z17_z18_z19 = IMPLICIT_DEF
 389     $z20_z21_z22_z23 = IMPLICIT_DEF
 390     $z24_z25_z26_z27 = IMPLICIT_DEF
 391     $z28_z29_z30_z31 = IMPLICIT_DEF
 392
 393     $z0_z8 = COPY %0
 394     RET_ReallyLR
 395 ...
 396 ---
 397 name: spills_fills_stack_id_zpr3
 398 tracksRegLiveness: true
 399 registers:
 400   - { id: 0, class: zpr3 }
 401 stack:
 402 liveins:
 403   - { reg: '$z0_z1_z2', virtual-reg: '%0' }
 404 body:             |
 405   bb.0.entry:
 406     liveins: $z0_z1_z2
 407
 408     ; CHECK-LABEL: name: spills_fills_stack_id_zpr3
 409     ; CHECK: stack:
 410     ; CHECK:      - { id: 0, name: '', type: spill-slot, offset: 0, size: 48, alignment: 16
 411     ; CHECK-NEXT:     stack-id: scalable-vector
 412
 413     ; EXPAND-LABEL: name: spills_fills_stack_id_zpr3
 414     ; EXPAND: STR_ZXI $z0, $sp, 0
 415     ; EXPAND: STR_ZXI $z1, $sp, 1
 416     ; EXPAND: STR_ZXI $z2, $sp, 2
 417     ; EXPAND: $z0 = LDR_ZXI $sp, 0
 418     ; EXPAND: $z1 = LDR_ZXI $sp, 1
 419     ; EXPAND: $z2 = LDR_ZXI $sp, 2
 420
 421     %0:zpr3 = COPY $z0_z1_z2
 422
 423     $z0_z1_z2_z3     = IMPLICIT_DEF
 424     $z4_z5_z6_z7     = IMPLICIT_DEF
 425     $z8_z9_z10_z11   = IMPLICIT_DEF
 426     $z12_z13_z14_z15 = IMPLICIT_DEF
 427     $z16_z17_z18_z19 = IMPLICIT_DEF
 428     $z20_z21_z22_z23 = IMPLICIT_DEF
 429     $z24_z25_z26_z27 = IMPLICIT_DEF
 430     $z28_z29_z30_z31 = IMPLICIT_DEF
 431
 432     $z0_z1_z2 = COPY %0
 433     RET_ReallyLR
 434 ...
 435 ---
 436 name: spills_fills_stack_id_zpr4
 437 tracksRegLiveness: true
 438 registers:
 439   - { id: 0, class: zpr4 }
 440 stack:
 441 liveins:
 442   - { reg: '$z0_z1_z2_z3', virtual-reg: '%0' }
 443 body:             |
 444   bb.0.entry:
 445     liveins: $z0_z1_z2_z3
 446
 447     ; CHECK-LABEL: name: spills_fills_stack_id_zpr4
 448     ; CHECK: stack:
 449     ; CHECK:      - { id: 0, name: '', type: spill-slot, offset: 0, size: 64, alignment: 16
 450     ; CHECK-NEXT:     stack-id: scalable-vector
 451
 452     ; EXPAND-LABEL: name: spills_fills_stack_id_zpr4
 453     ; EXPAND: STR_ZXI $z0, $sp, 0
 454     ; EXPAND: STR_ZXI $z1, $sp, 1
 455     ; EXPAND: STR_ZXI $z2, $sp, 2
 456     ; EXPAND: STR_ZXI $z3, $sp, 3
 457     ; EXPAND: $z0 = LDR_ZXI $sp, 0
 458     ; EXPAND: $z1 = LDR_ZXI $sp, 1
 459     ; EXPAND: $z2 = LDR_ZXI $sp, 2
 460     ; EXPAND: $z3 = LDR_ZXI $sp, 3
 461
 462     %0:zpr4 = COPY $z0_z1_z2_z3
 463
 464     $z0_z1_z2_z3     = IMPLICIT_DEF
 465     $z4_z5_z6_z7     = IMPLICIT_DEF
 466     $z8_z9_z10_z11   = IMPLICIT_DEF
 467     $z12_z13_z14_z15 = IMPLICIT_DEF
 468     $z16_z17_z18_z19 = IMPLICIT_DEF
 469     $z20_z21_z22_z23 = IMPLICIT_DEF
 470     $z24_z25_z26_z27 = IMPLICIT_DEF
 471     $z28_z29_z30_z31 = IMPLICIT_DEF
 472
 473     $z0_z1_z2_z3 = COPY %0
 474     RET_ReallyLR
 475 ...
 476 ---
 477 name: spills_fills_stack_id_zpr4strided
 478 tracksRegLiveness: true
 479 registers:
 480   - { id: 0, class: zpr4strided }
 481 stack:
 482 liveins:
 483   - { reg: '$z0_z4_z8_z12', virtual-reg: '%0' }
 484 body:             |
 485   bb.0.entry:
 486     liveins: $z0_z1_z2_z3
 487
 488     $z0_z4_z8_z12 = COPY $z0_z1_z2_z3
 489
 490     B %bb.1
 491
 492   bb.1:
 493     liveins: $z0_z4_z8_z12
 494
 495     ; CHECK-LABEL: name: spills_fills_stack_id_zpr4strided
 496     ; CHECK: stack:
 497     ; CHECK:      - { id: 0, name: '', type: spill-slot, offset: 0, size: 64, alignment: 16
 498     ; CHECK-NEXT:     stack-id: scalable-vector
 499
 500     ; EXPAND-LABEL: name: spills_fills_stack_id_zpr4strided
 501     ; EXPAND: STR_ZXI $z0, $sp, 0
 502     ; EXPAND: STR_ZXI $z4, $sp, 1
 503     ; EXPAND: STR_ZXI $z8, $sp, 2
 504     ; EXPAND: STR_ZXI $z12, $sp, 3
 505     ; EXPAND: $z0 = LDR_ZXI $sp, 0
 506     ; EXPAND: $z4 = LDR_ZXI $sp, 1
 507     ; EXPAND: $z8 = LDR_ZXI $sp, 2
 508     ; EXPAND: $z12 = LDR_ZXI $sp, 3
 509
 510     %0:zpr4strided = COPY $z0_z4_z8_z12
 511
 512     $z0_z1_z2_z3     = IMPLICIT_DEF
 513     $z4_z5_z6_z7     = IMPLICIT_DEF
 514     $z8_z9_z10_z11   = IMPLICIT_DEF
 515     $z12_z13_z14_z15 = IMPLICIT_DEF
 516     $z16_z17_z18_z19 = IMPLICIT_DEF
 517     $z20_z21_z22_z23 = IMPLICIT_DEF
 518     $z24_z25_z26_z27 = IMPLICIT_DEF
 519     $z28_z29_z30_z31 = IMPLICIT_DEF
 520
 521     $z0_z4_z8_z12 = COPY %0
 522     RET_ReallyLR
 523 ...