llvm/test/CodeGen/Hexagon/autohvx/isel-const-splat-bitcast.ll

   1 ; RUN: llc -march=hexagon -verify-machineinstrs < %s | FileCheck %s
   2
   3 ; The generation of a constant vector in the selection step resulted in
   4 ; a VSPLAT, which, deeper in the expression tree had an unrelated BITCAST.
   5 ; That bitcast was erroneously removed by the constant vector selection
   6 ; function, and caused a selection error due to a type mismatch.
   7 ;
   8 ; Make sure this compiles successfully.
   9 ; CHECK: vsplat
  10
  11 target datalayout = "e-m:e-p:32:32:32-a:0-n16:32-i64:64:64-i32:32:32-i16:16:16-i1:8:8-f32:32:32-f64:64:64-v32:32:32-v64:64:64-v512:512:512-v1024:1024:1024-v2048:2048:2048"
  12 target triple = "hexagon"
  13
  14 @g0 = global <8 x i16> zeroinitializer, align 2
  15
  16 define i32 @fred() #0 {
  17 b0:
  18   %v1 = load <8 x i16>, ptr @g0, align 2
  19   %v2 = icmp sgt <8 x i16> %v1, <i16 11, i16 11, i16 11, i16 11, i16 11, i16 11, i16 11, i16 11>
  20   %v3 = zext <8 x i1> %v2 to <8 x i32>
  21   %v4 = add nuw nsw <8 x i32> zeroinitializer, %v3
  22   %v5 = add nuw nsw <8 x i32> %v4, zeroinitializer
  23   %v6 = shufflevector <8 x i32> %v5, <8 x i32> undef, <8 x i32> <i32 1, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
  24   %v7 = add nuw nsw <8 x i32> %v5, %v6
  25   %v8 = extractelement <8 x i32> %v7, i32 0
  26   %v9 = add nuw nsw i32 %v8, 0
  27   %v10 = add nuw nsw i32 %v9, 0
  28   %v11 = add nuw nsw i32 %v10, 0
  29   %v12 = icmp ult i32 %v11, 5
  30   br i1 %v12, label %b13, label %b14
  31
  32 b13:                                              ; preds = %b0
  33   ret i32 %v11
  34
  35 b14:                                              ; preds = %b0
  36   ret i32 0
  37 }
  38
  39 attributes #0 = { nounwind "target-cpu"="hexagonv60" "target-features"="+hvx,+hvx-length64b" }