llvm/test/CodeGen/Hexagon/autohvx/isel-vec-ext.ll

   1 ; RUN: llc -march=hexagon < %s | FileCheck %s
   2
   3 target datalayout = "e-m:e-p:32:32:32-a:0-n16:32-i64:64:64-i32:32:32-i16:16:16-i1:8:8-f32:32:32-f64:64:64-v32:32:32-v64:64:64-v512:512:512-v1024:1024:1024-v2048:2048:2048"
   4 target triple = "hexagon"
   5
   6 ; CHECK-LABEL: danny:
   7 ; CHECK: vunpack
   8 ; CHECK-NOT: vinsert
   9 define void @danny(ptr %a0, ptr %a1) #0 {
  10 b2:
  11   %v16 = load <16 x i16>, ptr %a0, align 128
  12   %v17 = sext <16 x i16> %v16 to <16 x i32>
  13   store <16 x i32> %v17, ptr %a1, align 128
  14   ret void
  15 }
  16
  17 ; CHECK-LABEL: sammy:
  18 ; CHECK: vunpack
  19 ; CHECK-NOT: vinsert
  20 define void @sammy(ptr %a0, ptr %a1) #1 {
  21 b2:
  22   %v16 = load <32 x i16>, ptr %a0, align 128
  23   %v17 = sext <32 x i16> %v16 to <32 x i32>
  24   store <32 x i32> %v17, ptr %a1, align 128
  25   ret void
  26 }
  27
  28
  29 attributes #0 = { noinline norecurse nounwind "target-cpu"="hexagonv60" "target-features"="+hvx-length64b,+hvxv60" }
  30 attributes #1 = { noinline norecurse nounwind "target-cpu"="hexagonv60" "target-features"="+hvx-length128b,+hvxv60" }