llvm/test/CodeGen/Hexagon/reg-scav-imp-use-dbl-vec.ll

   1 ; RUN: llc -march=hexagon -O3 < %s | FileCheck %s
   2 ; REQUIRES: asserts
   3
   4 ; Check that the code compiles successfully.
   5 ; CHECK: call f1
   6
   7 target triple = "hexagon-unknown--elf"
   8
   9 %s.0 = type { i64, ptr, [4 x i32], [4 x i32], [4 x i32], i32, i8, i8, [6 x i8] }
  10
  11 ; Function Attrs: nounwind
  12 declare noalias ptr @f0() local_unnamed_addr #0
  13
  14 ; Function Attrs: nounwind
  15 declare void @f1() local_unnamed_addr #0
  16
  17 ; Function Attrs: nounwind readnone
  18 declare <32 x i32> @llvm.hexagon.V6.lo.128B(<64 x i32>) #1
  19
  20 ; Function Attrs: nounwind readnone
  21 declare <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32>) #1
  22
  23 ; Function Attrs: nounwind readnone
  24 declare <32 x i32> @llvm.hexagon.V6.lvsplatw.128B(i32) #1
  25
  26 ; Function Attrs: nounwind readnone
  27 declare <64 x i32> @llvm.hexagon.V6.vcombine.128B(<32 x i32>, <32 x i32>) #1
  28
  29 ; Function Attrs: nounwind readnone
  30 declare <32 x i32> @llvm.hexagon.V6.vlsrw.128B(<32 x i32>, i32) #1
  31
  32 ; Function Attrs: nounwind readnone
  33 declare <32 x i32> @llvm.hexagon.V6.vshufeh.128B(<32 x i32>, <32 x i32>) #1
  34
  35 ; Function Attrs: nounwind readnone
  36 declare <64 x i32> @llvm.hexagon.V6.vaddw.dv.128B(<64 x i32>, <64 x i32>) #1
  37
  38 ; Function Attrs: nounwind readnone
  39 declare <32 x i32> @llvm.hexagon.V6.vasrh.128B(<32 x i32>, i32) #1
  40
  41 ; Function Attrs: nounwind readnone
  42 declare <64 x i32> @llvm.hexagon.V6.vzh.128B(<32 x i32>) #1
  43
  44 ; Function Attrs: nounwind readnone
  45 declare <32 x i32> @llvm.hexagon.V6.vaddh.128B(<32 x i32>, <32 x i32>) #1
  46
  47 ; Function Attrs: nounwind readnone
  48 declare <64 x i32> @llvm.hexagon.V6.vmpyuh.128B(<32 x i32>, i32) #1
  49
  50 ; Function Attrs: nounwind readnone
  51 declare <32 x i32> @llvm.hexagon.V6.vaslw.acc.128B(<32 x i32>, <32 x i32>, i32) #1
  52
  53 ; Function Attrs: nounwind readnone
  54 declare <32 x i32> @llvm.hexagon.V6.valignb.128B(<32 x i32>, <32 x i32>, i32) #1
  55
  56 ; Function Attrs: noreturn nounwind
  57 define void @f2(ptr noalias nocapture readonly %a01, i32 %a1, i32 %a2, i32 %a3, i32 %a4, i32 %a5, i32 %a6) local_unnamed_addr #2 {
  58 b0:
  59   %v0 = getelementptr inbounds %s.0, ptr %a01, i32 0, i32 1
  60   %v2 = load ptr, ptr %v0, align 4
  61   %v3 = tail call ptr @f0()
  62   %v4 = icmp sgt i32 %a1, 0
  63   %v5 = select i1 %v4, i32 0, i32 %a1
  64   %v6 = or i32 %v5, 1
  65   %v7 = icmp sgt i32 %v6, 0
  66   br i1 %v7, label %b1, label %b2, !prof !1
  67
  68 b1:                                               ; preds = %b0
  69   br label %b4
  70
  71 b2:                                               ; preds = %b0
  72   %v8 = ashr i32 %a6, 6
  73   %v9 = mul i32 %v8, 64
  74   %v10 = add nsw i32 %v9, 255
  75   %v11 = icmp sgt i32 %a6, -193
  76   %v12 = ashr i32 %a5, 6
  77   %v13 = ashr i32 %a4, 6
  78   %v14 = ashr i32 %a2, 6
  79   %v15 = icmp ult i32 %v10, 128
  80   %v16 = tail call ptr @f0()
  81   %v17 = icmp eq ptr %v16, null
  82   br i1 %v17, label %b6, label %b3, !prof !2
  83
  84 b3:                                               ; preds = %b2
  85   %v18 = mul nsw i32 %v13, 16
  86   %v19 = mul nsw i32 %v13, 19
  87   %v20 = mul nsw i32 %v13, 17
  88   %v21 = mul nsw i32 %v13, 18
  89   br label %b7
  90
  91 b4:                                               ; preds = %b4, %b1
  92   br label %b4
  93
  94 b5:                                               ; preds = %b8
  95   br label %b6
  96
  97 b6:                                               ; preds = %b5, %b2
  98   tail call void @f1() #3
  99   unreachable
 100
 101 b7:                                               ; preds = %b8, %b3
 102   %v22 = phi ptr [ %v16, %b3 ], [ %v28, %b8 ]
 103   %v23 = phi i32 [ 1, %b3 ], [ %v27, %b8 ]
 104   %v24 = sub i32 %v23, %a3
 105   %v25 = mul i32 %v24, %v12
 106   %v26 = sub i32 %v25, %v14
 107   br i1 %v11, label %b9, label %b8
 108
 109 b8:                                               ; preds = %b13, %b7
 110   %v27 = add nuw nsw i32 %v23, 1
 111   %v28 = tail call ptr @f0()
 112   %v29 = icmp eq ptr %v28, null
 113   br i1 %v29, label %b5, label %b7, !prof !2
 114
 115 b9:                                               ; preds = %b7
 116   %v30 = add i32 %v26, %v18
 117   %v31 = add i32 %v26, %v19
 118   %v32 = add i32 %v26, %v20
 119   %v33 = add i32 %v26, %v21
 120   %v34 = tail call <32 x i32> @llvm.hexagon.V6.lvsplatw.128B(i32 undef) #3
 121   %v35 = tail call <32 x i32> @llvm.hexagon.V6.lvsplatw.128B(i32 8) #3
 122   %v36 = tail call <64 x i32> @llvm.hexagon.V6.vcombine.128B(<32 x i32> %v35, <32 x i32> %v35)
 123   br i1 %v15, label %b13, label %b10
 124
 125 b10:                                              ; preds = %b9
 126   %v38 = tail call <64 x i32> @llvm.hexagon.V6.vzh.128B(<32 x i32> undef) #3
 127   %v39 = tail call <64 x i32> @llvm.hexagon.V6.vaddw.dv.128B(<64 x i32> undef, <64 x i32> %v38) #3
 128   %v40 = tail call <64 x i32> @llvm.hexagon.V6.vaddw.dv.128B(<64 x i32> %v39, <64 x i32> %v36) #3
 129   %v41 = tail call <32 x i32> @llvm.hexagon.V6.lo.128B(<64 x i32> %v40)
 130   %v42 = tail call <32 x i32> @llvm.hexagon.V6.vlsrw.128B(<32 x i32> %v41, i32 4) #3
 131   %v43 = tail call <64 x i32> @llvm.hexagon.V6.vcombine.128B(<32 x i32> undef, <32 x i32> %v42)
 132   %v44 = tail call <32 x i32> @llvm.hexagon.V6.lo.128B(<64 x i32> %v43) #3
 133   %v45 = tail call <32 x i32> @llvm.hexagon.V6.vshufeh.128B(<32 x i32> undef, <32 x i32> %v44) #3
 134   br label %b11
 135
 136 b11:                                              ; preds = %b11, %b10
 137   %v46 = phi <32 x i32> [ %v120, %b11 ], [ undef, %b10 ]
 138   %v47 = phi <32 x i32> [ %v115, %b11 ], [ undef, %b10 ]
 139   %v48 = phi <32 x i32> [ %v110, %b11 ], [ undef, %b10 ]
 140   %v49 = phi i32 [ %v124, %b11 ], [ 0, %b10 ]
 141   %v50 = phi i32 [ %v125, %b11 ], [ undef, %b10 ]
 142   %v51 = add i32 %v49, %v33
 143   %v52 = shl nsw i32 %v51, 6
 144   %v53 = getelementptr inbounds i16, ptr %v2, i32 %v52
 145   %v55 = load <32 x i32>, ptr %v53, align 128, !tbaa !3
 146   %v56 = add i32 %v49, %v32
 147   %v57 = shl nsw i32 %v56, 6
 148   %v58 = getelementptr inbounds i16, ptr %v2, i32 %v57
 149   %v60 = load <32 x i32>, ptr %v58, align 128, !tbaa !3
 150   %v61 = add i32 %v31, %v49
 151   %v62 = shl nsw i32 %v61, 6
 152   %v63 = getelementptr inbounds i16, ptr %v2, i32 %v62
 153   %v65 = load <32 x i32>, ptr %v63, align 128, !tbaa !3
 154   %v66 = add i32 %v49, %v30
 155   %v67 = shl nsw i32 %v66, 6
 156   %v68 = getelementptr inbounds i16, ptr %v2, i32 %v67
 157   %v70 = load <32 x i32>, ptr %v68, align 128, !tbaa !3
 158   %v71 = tail call <32 x i32> @llvm.hexagon.V6.valignb.128B(<32 x i32> %v55, <32 x i32> undef, i32 92)
 159   %v72 = tail call <32 x i32> @llvm.hexagon.V6.vasrh.128B(<32 x i32> %v71, i32 1) #3
 160   %v73 = tail call <32 x i32> @llvm.hexagon.V6.vaddh.128B(<32 x i32> %v72, <32 x i32> %v34) #3
 161   %v74 = tail call <64 x i32> @llvm.hexagon.V6.vmpyuh.128B(<32 x i32> %v73, i32 393222) #3
 162   %v75 = tail call <32 x i32> @llvm.hexagon.V6.valignb.128B(<32 x i32> %v60, <32 x i32> %v48, i32 92)
 163   %v76 = tail call <32 x i32> @llvm.hexagon.V6.vasrh.128B(<32 x i32> %v75, i32 1) #3
 164   %v77 = tail call <32 x i32> @llvm.hexagon.V6.vaddh.128B(<32 x i32> %v76, <32 x i32> %v34) #3
 165   %v78 = tail call <32 x i32> @llvm.hexagon.V6.valignb.128B(<32 x i32> %v65, <32 x i32> undef, i32 92)
 166   %v79 = tail call <32 x i32> @llvm.hexagon.V6.vasrh.128B(<32 x i32> %v78, i32 1) #3
 167   %v80 = tail call <32 x i32> @llvm.hexagon.V6.vaddh.128B(<32 x i32> %v79, <32 x i32> %v34) #3
 168   %v81 = tail call <32 x i32> @llvm.hexagon.V6.vaddh.128B(<32 x i32> %v77, <32 x i32> %v80) #3
 169   %v82 = tail call <64 x i32> @llvm.hexagon.V6.vzh.128B(<32 x i32> %v81) #3
 170   %v83 = tail call <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32> %v74)
 171   %v84 = tail call <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32> %v82)
 172   %v85 = tail call <32 x i32> @llvm.hexagon.V6.vaslw.acc.128B(<32 x i32> %v83, <32 x i32> %v84, i32 2) #3
 173   %v86 = tail call <64 x i32> @llvm.hexagon.V6.vcombine.128B(<32 x i32> %v85, <32 x i32> undef)
 174   %v87 = tail call <32 x i32> @llvm.hexagon.V6.valignb.128B(<32 x i32> %v70, <32 x i32> %v47, i32 92)
 175   %v88 = tail call <32 x i32> @llvm.hexagon.V6.vasrh.128B(<32 x i32> %v87, i32 1) #3
 176   %v89 = tail call <32 x i32> @llvm.hexagon.V6.vaddh.128B(<32 x i32> %v88, <32 x i32> %v34) #3
 177   %v90 = tail call <32 x i32> @llvm.hexagon.V6.valignb.128B(<32 x i32> undef, <32 x i32> %v46, i32 92)
 178   %v91 = tail call <32 x i32> @llvm.hexagon.V6.vasrh.128B(<32 x i32> %v90, i32 1) #3
 179   %v92 = tail call <32 x i32> @llvm.hexagon.V6.vaddh.128B(<32 x i32> %v91, <32 x i32> %v34) #3
 180   %v93 = tail call <32 x i32> @llvm.hexagon.V6.vaddh.128B(<32 x i32> %v89, <32 x i32> %v92) #3
 181   %v94 = tail call <64 x i32> @llvm.hexagon.V6.vzh.128B(<32 x i32> %v93) #3
 182   %v95 = tail call <64 x i32> @llvm.hexagon.V6.vaddw.dv.128B(<64 x i32> %v86, <64 x i32> %v94) #3
 183   %v96 = tail call <64 x i32> @llvm.hexagon.V6.vaddw.dv.128B(<64 x i32> %v95, <64 x i32> %v36) #3
 184   %v97 = tail call <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32> %v96)
 185   %v98 = tail call <32 x i32> @llvm.hexagon.V6.vlsrw.128B(<32 x i32> %v97, i32 4) #3
 186   %v99 = tail call <64 x i32> @llvm.hexagon.V6.vcombine.128B(<32 x i32> %v98, <32 x i32> undef)
 187   %v100 = tail call <32 x i32> @llvm.hexagon.V6.lo.128B(<64 x i32> %v99) #3
 188   %v101 = tail call <32 x i32> @llvm.hexagon.V6.vshufeh.128B(<32 x i32> undef, <32 x i32> %v100) #3
 189   %v102 = shl nsw i32 %v49, 6
 190   %v103 = getelementptr inbounds i16, ptr %v22, i32 %v102
 191   store <32 x i32> %v101, ptr %v103, align 128, !tbaa !6
 192   %v105 = or i32 %v49, 1
 193   %v106 = add i32 %v105, %v32
 194   %v107 = shl nsw i32 %v106, 6
 195   %v108 = getelementptr inbounds i16, ptr %v2, i32 %v107
 196   %v110 = load <32 x i32>, ptr %v108, align 128, !tbaa !3
 197   %v111 = add i32 %v105, %v30
 198   %v112 = shl nsw i32 %v111, 6
 199   %v113 = getelementptr inbounds i16, ptr %v2, i32 %v112
 200   %v115 = load <32 x i32>, ptr %v113, align 128, !tbaa !3
 201   %v116 = add i32 %v105, %v26
 202   %v117 = shl nsw i32 %v116, 6
 203   %v118 = getelementptr inbounds i16, ptr %v2, i32 %v117
 204   %v120 = load <32 x i32>, ptr %v118, align 128, !tbaa !3
 205   %v121 = shl nsw i32 %v105, 6
 206   %v122 = getelementptr inbounds i16, ptr %v22, i32 %v121
 207   store <32 x i32> %v45, ptr %v122, align 128, !tbaa !6
 208   %v124 = add nuw nsw i32 %v49, 2
 209   %v125 = add i32 %v50, -2
 210   %v126 = icmp eq i32 %v125, 0
 211   br i1 %v126, label %b12, label %b11
 212
 213 b12:                                              ; preds = %b11
 214   br label %b13
 215
 216 b13:                                              ; preds = %b12, %b9
 217   %v127 = phi i32 [ 0, %b9 ], [ %v124, %b12 ]
 218   %v128 = add i32 %v127, %v33
 219   %v129 = shl nsw i32 %v128, 6
 220   %v130 = getelementptr inbounds i16, ptr %v2, i32 %v129
 221   %v132 = load <32 x i32>, ptr %v130, align 128, !tbaa !3
 222   %v133 = add i32 %v127, %v30
 223   %v134 = shl nsw i32 %v133, 6
 224   %v135 = getelementptr inbounds i16, ptr %v2, i32 %v134
 225   %v137 = load <32 x i32>, ptr %v135, align 128, !tbaa !3
 226   %v138 = add i32 %v127, %v26
 227   %v139 = shl nsw i32 %v138, 6
 228   %v140 = getelementptr inbounds i16, ptr %v2, i32 %v139
 229   %v142 = load <32 x i32>, ptr %v140, align 128, !tbaa !3
 230   %v143 = tail call <32 x i32> @llvm.hexagon.V6.valignb.128B(<32 x i32> %v132, <32 x i32> undef, i32 92)
 231   %v144 = tail call <32 x i32> @llvm.hexagon.V6.vasrh.128B(<32 x i32> %v143, i32 1) #3
 232   %v145 = tail call <32 x i32> @llvm.hexagon.V6.vaddh.128B(<32 x i32> %v144, <32 x i32> %v34) #3
 233   %v146 = tail call <64 x i32> @llvm.hexagon.V6.vmpyuh.128B(<32 x i32> %v145, i32 393222) #3
 234   %v147 = tail call <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32> %v146)
 235   %v148 = tail call <32 x i32> @llvm.hexagon.V6.vaslw.acc.128B(<32 x i32> %v147, <32 x i32> undef, i32 2) #3
 236   %v149 = tail call <64 x i32> @llvm.hexagon.V6.vcombine.128B(<32 x i32> %v148, <32 x i32> undef)
 237   %v150 = tail call <32 x i32> @llvm.hexagon.V6.valignb.128B(<32 x i32> %v137, <32 x i32> undef, i32 92)
 238   %v151 = tail call <32 x i32> @llvm.hexagon.V6.vasrh.128B(<32 x i32> %v150, i32 1) #3
 239   %v152 = tail call <32 x i32> @llvm.hexagon.V6.vaddh.128B(<32 x i32> %v151, <32 x i32> %v34) #3
 240   %v153 = tail call <32 x i32> @llvm.hexagon.V6.valignb.128B(<32 x i32> %v142, <32 x i32> undef, i32 92)
 241   %v154 = tail call <32 x i32> @llvm.hexagon.V6.vasrh.128B(<32 x i32> %v153, i32 1) #3
 242   %v155 = tail call <32 x i32> @llvm.hexagon.V6.vaddh.128B(<32 x i32> %v154, <32 x i32> %v34) #3
 243   %v156 = tail call <32 x i32> @llvm.hexagon.V6.vaddh.128B(<32 x i32> %v152, <32 x i32> %v155) #3
 244   %v157 = tail call <64 x i32> @llvm.hexagon.V6.vzh.128B(<32 x i32> %v156) #3
 245   %v158 = tail call <64 x i32> @llvm.hexagon.V6.vaddw.dv.128B(<64 x i32> %v149, <64 x i32> %v157) #3
 246   %v159 = tail call <64 x i32> @llvm.hexagon.V6.vaddw.dv.128B(<64 x i32> %v158, <64 x i32> %v36) #3
 247   %v160 = tail call <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32> %v159)
 248   %v161 = tail call <32 x i32> @llvm.hexagon.V6.vlsrw.128B(<32 x i32> %v160, i32 4) #3
 249   %v162 = tail call <64 x i32> @llvm.hexagon.V6.vcombine.128B(<32 x i32> %v161, <32 x i32> undef)
 250   %v163 = tail call <32 x i32> @llvm.hexagon.V6.hi.128B(<64 x i32> %v162) #3
 251   %v164 = tail call <32 x i32> @llvm.hexagon.V6.vshufeh.128B(<32 x i32> %v163, <32 x i32> undef) #3
 252   %v165 = getelementptr inbounds i16, ptr %v22, i32 undef
 253   store <32 x i32> %v164, ptr %v165, align 128, !tbaa !6
 254   br label %b8
 255 }
 256
 257 attributes #0 = { nounwind "target-cpu"="hexagonv60" "target-features"="+hvxv60,+hvx-length128b" }
 258 attributes #1 = { nounwind readnone }
 259 attributes #2 = { noreturn nounwind "target-cpu"="hexagonv60" "target-features"="+hvxv60,+hvx-length128b" }
 260 attributes #3 = { nounwind }
 261
 262 !llvm.module.flags = !{!0}
 263
 264 !0 = !{i32 2, !"halide_mattrs", !"+hvxv60,+hvx-length128b"}
 265 !1 = !{!"branch_weights", i32 1073741824, i32 0}
 266 !2 = !{!"branch_weights", i32 0, i32 1073741824}
 267 !3 = !{!4, !4, i64 0}
 268 !4 = !{!"input_yuv", !5}
 269 !5 = !{!"Halide buffer"}
 270 !6 = !{!7, !7, i64 0}
 271 !7 = !{!"blurred_ds_y", !5}