llvm/test/CodeGen/Hexagon/vect-dbl-post-inc.ll

   1 ; RUN: llc -march=hexagon < %s | FileCheck %s
   2
   3 ; Test that we generate a post-increment when using double hvx (128B)
   4 ; post-increment operations.
   5
   6 ; CHECK: = vmem(r{{[0-9]+}}++#1)
   7 ; CHECK: vmem(r{{[0-9]+}}++#1)
   8
   9 ; Function Attrs: nounwind
  10 define void @f0(ptr noalias nocapture readonly %a0, ptr noalias nocapture %a1, i32 %a2) #0 {
  11 b0:
  12   %v0 = icmp sgt i32 %a2, 0
  13   br i1 %v0, label %b1, label %b3
  14
  15 b1:                                               ; preds = %b0
  16   br label %b2
  17
  18 b2:                                               ; preds = %b2, %b1
  19   %v3 = phi ptr [ %v9, %b2 ], [ %a0, %b1 ]
  20   %v4 = phi ptr [ %v10, %b2 ], [ %a1, %b1 ]
  21   %v5 = phi i32 [ %v7, %b2 ], [ 0, %b1 ]
  22   %v6 = load <32 x i32>, ptr %v3, align 128, !tbaa !0
  23   store <32 x i32> %v6, ptr %v4, align 128, !tbaa !0
  24   %v7 = add nsw i32 %v5, 1
  25   %v8 = icmp eq i32 %v7, %a2
  26   %v9 = getelementptr <32 x i32>, ptr %v3, i32 1
  27   %v10 = getelementptr <32 x i32>, ptr %v4, i32 1
  28   br i1 %v8, label %b3, label %b2
  29
  30 b3:                                               ; preds = %b2, %b0
  31   ret void
  32 }
  33
  34 attributes #0 = { nounwind "target-cpu"="hexagonv60" "target-features"="+hvxv60,+hvx-length128b" }
  35
  36 !0 = !{!1, !1, i64 0}
  37 !1 = !{!"omnipotent char", !2, i64 0}
  38 !2 = !{!"Simple C/C++ TBAA"}