llvm/test/CodeGen/NVPTX/surf-read-cuda.ll

   1 ; RUN: llc < %s -march=nvptx64 -mcpu=sm_20 -verify-machineinstrs | FileCheck %s --check-prefix=SM20
   2 ; RUN: llc < %s -march=nvptx64 -mcpu=sm_30 -verify-machineinstrs | FileCheck %s --check-prefix=SM30
   3 ; RUN: %if ptxas %{ llc < %s -march=nvptx64 -mcpu=sm_20 -verify-machineinstrs | %ptxas-verify %}
   4 ; RUN: %if ptxas %{ llc < %s -march=nvptx64 -mcpu=sm_30 -verify-machineinstrs | %ptxas-verify %}
   5
   6 target triple = "nvptx-unknown-cuda"
   7
   8 declare i32 @llvm.nvvm.suld.1d.i32.trap(i64, i32)
   9 declare i64 @llvm.nvvm.texsurf.handle.internal.p1(ptr addrspace(1))
  10
  11
  12 ; SM20-LABEL: .entry foo
  13 ; SM30-LABEL: .entry foo
  14 define void @foo(i64 %img, ptr %red, i32 %idx) {
  15 ; SM20: ld.param.u64    %rd[[SURFREG:[0-9]+]], [foo_param_0];
  16 ; SM20: suld.b.1d.b32.trap {%r[[RED:[0-9]+]]}, [%rd[[SURFREG]], {%r{{[0-9]+}}}]
  17 ; SM30: ld.param.u64    %rd[[SURFREG:[0-9]+]], [foo_param_0];
  18 ; SM30: suld.b.1d.b32.trap {%r[[RED:[0-9]+]]}, [%rd[[SURFREG]], {%r{{[0-9]+}}}]
  19   %val = tail call i32 @llvm.nvvm.suld.1d.i32.trap(i64 %img, i32 %idx)
  20 ; SM20: cvt.rn.f32.s32 %f[[REDF:[0-9]+]], %r[[RED]]
  21 ; SM30: cvt.rn.f32.s32 %f[[REDF:[0-9]+]], %r[[RED]]
  22   %ret = sitofp i32 %val to float
  23 ; SM20: st.global.f32 [%rd{{[0-9]+}}], %f[[REDF]]
  24 ; SM30: st.global.f32 [%rd{{[0-9]+}}], %f[[REDF]]
  25   store float %ret, ptr %red
  26   ret void
  27 }
  28
  29 @surf0 = internal addrspace(1) global i64 0, align 8
  30
  31 ; SM20-LABEL: .entry bar
  32 ; SM30-LABEL: .entry bar
  33 define void @bar(ptr %red, i32 %idx) {
  34 ; SM30: mov.u64 %rd[[SURFHANDLE:[0-9]+]], surf0
  35   %surfHandle = tail call i64 @llvm.nvvm.texsurf.handle.internal.p1(ptr addrspace(1) @surf0)
  36 ; SM20: suld.b.1d.b32.trap {%r[[RED:[0-9]+]]}, [surf0, {%r{{[0-9]+}}}]
  37 ; SM30: suld.b.1d.b32.trap {%r[[RED:[0-9]+]]}, [%rd[[SURFHANDLE]], {%r{{[0-9]+}}}]
  38   %val = tail call i32 @llvm.nvvm.suld.1d.i32.trap(i64 %surfHandle, i32 %idx)
  39 ; SM20: cvt.rn.f32.s32 %f[[REDF:[0-9]+]], %r[[RED]]
  40 ; SM30: cvt.rn.f32.s32 %f[[REDF:[0-9]+]], %r[[RED]]
  41   %ret = sitofp i32 %val to float
  42 ; SM20: st.global.f32 [%rd{{[0-9]+}}], %f[[REDF]]
  43 ; SM30: st.global.f32 [%rd{{[0-9]+}}], %f[[REDF]]
  44   store float %ret, ptr %red
  45   ret void
  46 }
  47
  48
  49
  50
  51 !nvvm.annotations = !{!1, !2, !3}
  52 !1 = !{ptr @foo, !"kernel", i32 1}
  53 !2 = !{ptr @bar, !"kernel", i32 1}
  54 !3 = !{ptr addrspace(1) @surf0, !"surface", i32 1}
  55