llvm/test/CodeGen/Thumb2/mve-intrinsics/vhaddq.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=thumbv8.1m.main -mattr=+mve.fp -verify-machineinstrs -o - %s | FileCheck %s
   3
   4 define arm_aapcs_vfpcc <16 x i8> @test_vhaddq_u8(<16 x i8> %a, <16 x i8> %b) local_unnamed_addr #0 {
   5 ; CHECK-LABEL: test_vhaddq_u8:
   6 ; CHECK:       @ %bb.0: @ %entry
   7 ; CHECK-NEXT:    vhadd.u8 q0, q0, q1
   8 ; CHECK-NEXT:    bx lr
   9 entry:
  10   %0 = tail call <16 x i8> @llvm.arm.mve.vhadd.v16i8(<16 x i8> %a, <16 x i8> %b, i32 1)
  11   ret <16 x i8> %0
  12 }
  13
  14 declare <16 x i8> @llvm.arm.mve.vhadd.v16i8(<16 x i8>, <16 x i8>, i32) #1
  15
  16 define arm_aapcs_vfpcc <8 x i16> @test_vhaddq_s16(<8 x i16> %a, <8 x i16> %b) local_unnamed_addr #0 {
  17 ; CHECK-LABEL: test_vhaddq_s16:
  18 ; CHECK:       @ %bb.0: @ %entry
  19 ; CHECK-NEXT:    vhadd.s16 q0, q0, q1
  20 ; CHECK-NEXT:    bx lr
  21 entry:
  22   %0 = tail call <8 x i16> @llvm.arm.mve.vhadd.v8i16(<8 x i16> %a, <8 x i16> %b, i32 0)
  23   ret <8 x i16> %0
  24 }
  25
  26 declare <8 x i16> @llvm.arm.mve.vhadd.v8i16(<8 x i16>, <8 x i16>, i32) #1
  27
  28 define arm_aapcs_vfpcc <4 x i32> @test_vhaddq_u32(<4 x i32> %a, <4 x i32> %b) local_unnamed_addr #0 {
  29 ; CHECK-LABEL: test_vhaddq_u32:
  30 ; CHECK:       @ %bb.0: @ %entry
  31 ; CHECK-NEXT:    vhadd.u32 q0, q0, q1
  32 ; CHECK-NEXT:    bx lr
  33 entry:
  34   %0 = tail call <4 x i32> @llvm.arm.mve.vhadd.v4i32(<4 x i32> %a, <4 x i32> %b, i32 1)
  35   ret <4 x i32> %0
  36 }
  37
  38 declare <4 x i32> @llvm.arm.mve.vhadd.v4i32(<4 x i32>, <4 x i32>, i32) #1
  39
  40 define arm_aapcs_vfpcc <16 x i8> @test_vhaddq_m_s8(<16 x i8> %inactive, <16 x i8> %a, <16 x i8> %b, i16 zeroext %p) local_unnamed_addr #0 {
  41 ; CHECK-LABEL: test_vhaddq_m_s8:
  42 ; CHECK:       @ %bb.0: @ %entry
  43 ; CHECK-NEXT:    vmsr p0, r0
  44 ; CHECK-NEXT:    vpst
  45 ; CHECK-NEXT:    vhaddt.s8 q0, q1, q2
  46 ; CHECK-NEXT:    bx lr
  47 entry:
  48   %0 = zext i16 %p to i32
  49   %1 = tail call <16 x i1> @llvm.arm.mve.pred.i2v.v16i1(i32 %0)
  50   %2 = tail call <16 x i8> @llvm.arm.mve.hadd.predicated.v16i8.v16i1(<16 x i8> %a, <16 x i8> %b, i32 0, <16 x i1> %1, <16 x i8> %inactive)
  51   ret <16 x i8> %2
  52 }
  53
  54 declare <16 x i1> @llvm.arm.mve.pred.i2v.v16i1(i32) #1
  55
  56 declare <16 x i8> @llvm.arm.mve.hadd.predicated.v16i8.v16i1(<16 x i8>, <16 x i8>, i32, <16 x i1>, <16 x i8>) #1
  57
  58 define arm_aapcs_vfpcc <8 x i16> @test_vhaddq_m_u16(<8 x i16> %inactive, <8 x i16> %a, <8 x i16> %b, i16 zeroext %p) local_unnamed_addr #0 {
  59 ; CHECK-LABEL: test_vhaddq_m_u16:
  60 ; CHECK:       @ %bb.0: @ %entry
  61 ; CHECK-NEXT:    vmsr p0, r0
  62 ; CHECK-NEXT:    vpst
  63 ; CHECK-NEXT:    vhaddt.u16 q0, q1, q2
  64 ; CHECK-NEXT:    bx lr
  65 entry:
  66   %0 = zext i16 %p to i32
  67   %1 = tail call <8 x i1> @llvm.arm.mve.pred.i2v.v8i1(i32 %0)
  68   %2 = tail call <8 x i16> @llvm.arm.mve.hadd.predicated.v8i16.v8i1(<8 x i16> %a, <8 x i16> %b, i32 1, <8 x i1> %1, <8 x i16> %inactive)
  69   ret <8 x i16> %2
  70 }
  71
  72 declare <8 x i1> @llvm.arm.mve.pred.i2v.v8i1(i32) #1
  73
  74 declare <8 x i16> @llvm.arm.mve.hadd.predicated.v8i16.v8i1(<8 x i16>, <8 x i16>, i32, <8 x i1>, <8 x i16>) #1
  75
  76 define arm_aapcs_vfpcc <4 x i32> @test_vhaddq_m_s32(<4 x i32> %inactive, <4 x i32> %a, <4 x i32> %b, i16 zeroext %p) local_unnamed_addr #0 {
  77 ; CHECK-LABEL: test_vhaddq_m_s32:
  78 ; CHECK:       @ %bb.0: @ %entry
  79 ; CHECK-NEXT:    vmsr p0, r0
  80 ; CHECK-NEXT:    vpst
  81 ; CHECK-NEXT:    vhaddt.s32 q0, q1, q2
  82 ; CHECK-NEXT:    bx lr
  83 entry:
  84   %0 = zext i16 %p to i32
  85   %1 = tail call <4 x i1> @llvm.arm.mve.pred.i2v.v4i1(i32 %0)
  86   %2 = tail call <4 x i32> @llvm.arm.mve.hadd.predicated.v4i32.v4i1(<4 x i32> %a, <4 x i32> %b, i32 0, <4 x i1> %1, <4 x i32> %inactive)
  87   ret <4 x i32> %2
  88 }
  89
  90 declare <4 x i1> @llvm.arm.mve.pred.i2v.v4i1(i32) #1
  91
  92 declare <4 x i32> @llvm.arm.mve.hadd.predicated.v4i32.v4i1(<4 x i32>, <4 x i32>, i32, <4 x i1>, <4 x i32>) #1
  93
  94 define arm_aapcs_vfpcc <16 x i8> @test_vhaddq_x_u8(<16 x i8> %a, <16 x i8> %b, i16 zeroext %p) local_unnamed_addr #0 {
  95 ; CHECK-LABEL: test_vhaddq_x_u8:
  96 ; CHECK:       @ %bb.0: @ %entry
  97 ; CHECK-NEXT:    vmsr p0, r0
  98 ; CHECK-NEXT:    vpst
  99 ; CHECK-NEXT:    vhaddt.u8 q0, q0, q1
 100 ; CHECK-NEXT:    bx lr
 101 entry:
 102   %0 = zext i16 %p to i32
 103   %1 = tail call <16 x i1> @llvm.arm.mve.pred.i2v.v16i1(i32 %0)
 104   %2 = tail call <16 x i8> @llvm.arm.mve.hadd.predicated.v16i8.v16i1(<16 x i8> %a, <16 x i8> %b, i32 1, <16 x i1> %1, <16 x i8> undef)
 105   ret <16 x i8> %2
 106 }
 107
 108 define arm_aapcs_vfpcc <8 x i16> @test_vhaddq_x_s16(<8 x i16> %a, <8 x i16> %b, i16 zeroext %p) local_unnamed_addr #0 {
 109 ; CHECK-LABEL: test_vhaddq_x_s16:
 110 ; CHECK:       @ %bb.0: @ %entry
 111 ; CHECK-NEXT:    vmsr p0, r0
 112 ; CHECK-NEXT:    vpst
 113 ; CHECK-NEXT:    vhaddt.s16 q0, q0, q1
 114 ; CHECK-NEXT:    bx lr
 115 entry:
 116   %0 = zext i16 %p to i32
 117   %1 = tail call <8 x i1> @llvm.arm.mve.pred.i2v.v8i1(i32 %0)
 118   %2 = tail call <8 x i16> @llvm.arm.mve.hadd.predicated.v8i16.v8i1(<8 x i16> %a, <8 x i16> %b, i32 0, <8 x i1> %1, <8 x i16> undef)
 119   ret <8 x i16> %2
 120 }
 121
 122 define arm_aapcs_vfpcc <4 x i32> @test_vhaddq_x_u32(<4 x i32> %a, <4 x i32> %b, i16 zeroext %p) local_unnamed_addr #0 {
 123 ; CHECK-LABEL: test_vhaddq_x_u32:
 124 ; CHECK:       @ %bb.0: @ %entry
 125 ; CHECK-NEXT:    vmsr p0, r0
 126 ; CHECK-NEXT:    vpst
 127 ; CHECK-NEXT:    vhaddt.u32 q0, q0, q1
 128 ; CHECK-NEXT:    bx lr
 129 entry:
 130   %0 = zext i16 %p to i32
 131   %1 = tail call <4 x i1> @llvm.arm.mve.pred.i2v.v4i1(i32 %0)
 132   %2 = tail call <4 x i32> @llvm.arm.mve.hadd.predicated.v4i32.v4i1(<4 x i32> %a, <4 x i32> %b, i32 1, <4 x i1> %1, <4 x i32> undef)
 133   ret <4 x i32> %2
 134 }
 135
 136 define arm_aapcs_vfpcc <16 x i8> @test_vhaddq_n_u8(<16 x i8> %a, i8 zeroext %b) {
 137 ; CHECK-LABEL: test_vhaddq_n_u8:
 138 ; CHECK:       @ %bb.0: @ %entry
 139 ; CHECK-NEXT:    vhadd.u8 q0, q0, r0
 140 ; CHECK-NEXT:    bx lr
 141 entry:
 142   %.splatinsert = insertelement <16 x i8> undef, i8 %b, i32 0
 143   %.splat = shufflevector <16 x i8> %.splatinsert, <16 x i8> undef, <16 x i32> zeroinitializer
 144   %0 = call <16 x i8> @llvm.arm.mve.vhadd.v16i8(<16 x i8> %a, <16 x i8> %.splat, i32 1)
 145   ret <16 x i8> %0
 146 }
 147
 148 define arm_aapcs_vfpcc <8 x i16> @test_vhaddq_n_s16(<8 x i16> %a, i16 signext %b) {
 149 ; CHECK-LABEL: test_vhaddq_n_s16:
 150 ; CHECK:       @ %bb.0: @ %entry
 151 ; CHECK-NEXT:    vhadd.s16 q0, q0, r0
 152 ; CHECK-NEXT:    bx lr
 153 entry:
 154   %.splatinsert = insertelement <8 x i16> undef, i16 %b, i32 0
 155   %.splat = shufflevector <8 x i16> %.splatinsert, <8 x i16> undef, <8 x i32> zeroinitializer
 156   %0 = call <8 x i16> @llvm.arm.mve.vhadd.v8i16(<8 x i16> %a, <8 x i16> %.splat, i32 0)
 157   ret <8 x i16> %0
 158 }
 159
 160 define arm_aapcs_vfpcc <4 x i32> @test_vhaddq_n_u32(<4 x i32> %a, i32 %b) {
 161 ; CHECK-LABEL: test_vhaddq_n_u32:
 162 ; CHECK:       @ %bb.0: @ %entry
 163 ; CHECK-NEXT:    vhadd.u32 q0, q0, r0
 164 ; CHECK-NEXT:    bx lr
 165 entry:
 166   %.splatinsert = insertelement <4 x i32> undef, i32 %b, i32 0
 167   %.splat = shufflevector <4 x i32> %.splatinsert, <4 x i32> undef, <4 x i32> zeroinitializer
 168   %0 = call <4 x i32> @llvm.arm.mve.vhadd.v4i32(<4 x i32> %a, <4 x i32> %.splat, i32 1)
 169   ret <4 x i32> %0
 170 }
 171
 172 define arm_aapcs_vfpcc <16 x i8> @test_vhaddq_m_n_s8(<16 x i8> %inactive, <16 x i8> %a, i8 signext %b, i16 zeroext %p) {
 173 ; CHECK-LABEL: test_vhaddq_m_n_s8:
 174 ; CHECK:       @ %bb.0: @ %entry
 175 ; CHECK-NEXT:    vmsr p0, r1
 176 ; CHECK-NEXT:    vpst
 177 ; CHECK-NEXT:    vhaddt.s8 q0, q1, r0
 178 ; CHECK-NEXT:    bx lr
 179 entry:
 180   %.splatinsert = insertelement <16 x i8> undef, i8 %b, i32 0
 181   %.splat = shufflevector <16 x i8> %.splatinsert, <16 x i8> undef, <16 x i32> zeroinitializer
 182   %0 = zext i16 %p to i32
 183   %1 = call <16 x i1> @llvm.arm.mve.pred.i2v.v16i1(i32 %0)
 184   %2 = call <16 x i8> @llvm.arm.mve.hadd.predicated.v16i8.v16i1(<16 x i8> %a, <16 x i8> %.splat, i32 0, <16 x i1> %1, <16 x i8> %inactive)
 185   ret <16 x i8> %2
 186 }
 187
 188 define arm_aapcs_vfpcc <8 x i16> @test_vhaddq_m_n_u16(<8 x i16> %inactive, <8 x i16> %a, i16 zeroext %b, i16 zeroext %p) {
 189 ; CHECK-LABEL: test_vhaddq_m_n_u16:
 190 ; CHECK:       @ %bb.0: @ %entry
 191 ; CHECK-NEXT:    vmsr p0, r1
 192 ; CHECK-NEXT:    vpst
 193 ; CHECK-NEXT:    vhaddt.u16 q0, q1, r0
 194 ; CHECK-NEXT:    bx lr
 195 entry:
 196   %.splatinsert = insertelement <8 x i16> undef, i16 %b, i32 0
 197   %.splat = shufflevector <8 x i16> %.splatinsert, <8 x i16> undef, <8 x i32> zeroinitializer
 198   %0 = zext i16 %p to i32
 199   %1 = call <8 x i1> @llvm.arm.mve.pred.i2v.v8i1(i32 %0)
 200   %2 = call <8 x i16> @llvm.arm.mve.hadd.predicated.v8i16.v8i1(<8 x i16> %a, <8 x i16> %.splat, i32 1, <8 x i1> %1, <8 x i16> %inactive)
 201   ret <8 x i16> %2
 202 }
 203
 204 define arm_aapcs_vfpcc <4 x i32> @test_vhaddq_m_n_s32(<4 x i32> %inactive, <4 x i32> %a, i32 %b, i16 zeroext %p) {
 205 ; CHECK-LABEL: test_vhaddq_m_n_s32:
 206 ; CHECK:       @ %bb.0: @ %entry
 207 ; CHECK-NEXT:    vmsr p0, r1
 208 ; CHECK-NEXT:    vpst
 209 ; CHECK-NEXT:    vhaddt.s32 q0, q1, r0
 210 ; CHECK-NEXT:    bx lr
 211 entry:
 212   %.splatinsert = insertelement <4 x i32> undef, i32 %b, i32 0
 213   %.splat = shufflevector <4 x i32> %.splatinsert, <4 x i32> undef, <4 x i32> zeroinitializer
 214   %0 = zext i16 %p to i32
 215   %1 = call <4 x i1> @llvm.arm.mve.pred.i2v.v4i1(i32 %0)
 216   %2 = call <4 x i32> @llvm.arm.mve.hadd.predicated.v4i32.v4i1(<4 x i32> %a, <4 x i32> %.splat, i32 0, <4 x i1> %1, <4 x i32> %inactive)
 217   ret <4 x i32> %2
 218 }
 219
 220 define arm_aapcs_vfpcc <16 x i8> @test_vhaddq_x_n_u8(<16 x i8> %a, i8 zeroext %b, i16 zeroext %p) {
 221 ; CHECK-LABEL: test_vhaddq_x_n_u8:
 222 ; CHECK:       @ %bb.0: @ %entry
 223 ; CHECK-NEXT:    vmsr p0, r1
 224 ; CHECK-NEXT:    vpst
 225 ; CHECK-NEXT:    vhaddt.u8 q0, q0, r0
 226 ; CHECK-NEXT:    bx lr
 227 entry:
 228   %.splatinsert = insertelement <16 x i8> undef, i8 %b, i32 0
 229   %.splat = shufflevector <16 x i8> %.splatinsert, <16 x i8> undef, <16 x i32> zeroinitializer
 230   %0 = zext i16 %p to i32
 231   %1 = call <16 x i1> @llvm.arm.mve.pred.i2v.v16i1(i32 %0)
 232   %2 = call <16 x i8> @llvm.arm.mve.hadd.predicated.v16i8.v16i1(<16 x i8> %a, <16 x i8> %.splat, i32 1, <16 x i1> %1, <16 x i8> undef)
 233   ret <16 x i8> %2
 234 }
 235
 236 define arm_aapcs_vfpcc <8 x i16> @test_vhaddq_x_n_s16(<8 x i16> %a, i16 signext %b, i16 zeroext %p) {
 237 ; CHECK-LABEL: test_vhaddq_x_n_s16:
 238 ; CHECK:       @ %bb.0: @ %entry
 239 ; CHECK-NEXT:    vmsr p0, r1
 240 ; CHECK-NEXT:    vpst
 241 ; CHECK-NEXT:    vhaddt.s16 q0, q0, r0
 242 ; CHECK-NEXT:    bx lr
 243 entry:
 244   %.splatinsert = insertelement <8 x i16> undef, i16 %b, i32 0
 245   %.splat = shufflevector <8 x i16> %.splatinsert, <8 x i16> undef, <8 x i32> zeroinitializer
 246   %0 = zext i16 %p to i32
 247   %1 = call <8 x i1> @llvm.arm.mve.pred.i2v.v8i1(i32 %0)
 248   %2 = call <8 x i16> @llvm.arm.mve.hadd.predicated.v8i16.v8i1(<8 x i16> %a, <8 x i16> %.splat, i32 0, <8 x i1> %1, <8 x i16> undef)
 249   ret <8 x i16> %2
 250 }
 251
 252 define arm_aapcs_vfpcc <4 x i32> @test_vhaddq_x_n_u32(<4 x i32> %a, i32 %b, i16 zeroext %p) {
 253 ; CHECK-LABEL: test_vhaddq_x_n_u32:
 254 ; CHECK:       @ %bb.0: @ %entry
 255 ; CHECK-NEXT:    vmsr p0, r1
 256 ; CHECK-NEXT:    vpst
 257 ; CHECK-NEXT:    vhaddt.u32 q0, q0, r0
 258 ; CHECK-NEXT:    bx lr
 259 entry:
 260   %.splatinsert = insertelement <4 x i32> undef, i32 %b, i32 0
 261   %.splat = shufflevector <4 x i32> %.splatinsert, <4 x i32> undef, <4 x i32> zeroinitializer
 262   %0 = zext i16 %p to i32
 263   %1 = call <4 x i1> @llvm.arm.mve.pred.i2v.v4i1(i32 %0)
 264   %2 = call <4 x i32> @llvm.arm.mve.hadd.predicated.v4i32.v4i1(<4 x i32> %a, <4 x i32> %.splat, i32 1, <4 x i1> %1, <4 x i32> undef)
 265   ret <4 x i32> %2
 266 }