llvm/test/CodeGen/RISCV/GlobalISel/combine.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -global-isel -verify-machineinstrs -O0 < %s \
   3 ; RUN:   | FileCheck %s --check-prefixes=RV32,RV32-O0
   4 ; RUN: llc -mtriple=riscv64 -global-isel -verify-machineinstrs -O0 < %s \
   5 ; RUN:   | FileCheck %s --check-prefixes=RV64,RV64-O0
   6 ; RUN: llc -mtriple=riscv32 -global-isel -verify-machineinstrs < %s \
   7 ; RUN:   | FileCheck %s --check-prefixes=RV32,RV32-OPT
   8 ; RUN: llc -mtriple=riscv64 -global-isel -verify-machineinstrs < %s \
   9 ; RUN:   | FileCheck %s --check-prefixes=RV64,RV64-OPT
  10
  11 define i32 @constant_to_rhs(i32 %x) {
  12 ; RV32-O0-LABEL: constant_to_rhs:
  13 ; RV32-O0:       # %bb.0:
  14 ; RV32-O0-NEXT:    mv a1, a0
  15 ; RV32-O0-NEXT:    li a0, 1
  16 ; RV32-O0-NEXT:    add a0, a0, a1
  17 ; RV32-O0-NEXT:    ret
  18 ;
  19 ; RV64-O0-LABEL: constant_to_rhs:
  20 ; RV64-O0:       # %bb.0:
  21 ; RV64-O0-NEXT:    mv a1, a0
  22 ; RV64-O0-NEXT:    li a0, 1
  23 ; RV64-O0-NEXT:    add a0, a0, a1
  24 ; RV64-O0-NEXT:    ret
  25 ;
  26 ; RV32-OPT-LABEL: constant_to_rhs:
  27 ; RV32-OPT:       # %bb.0:
  28 ; RV32-OPT-NEXT:    addi a0, a0, 1
  29 ; RV32-OPT-NEXT:    ret
  30 ;
  31 ; RV64-OPT-LABEL: constant_to_rhs:
  32 ; RV64-OPT:       # %bb.0:
  33 ; RV64-OPT-NEXT:    addi a0, a0, 1
  34 ; RV64-OPT-NEXT:    ret
  35   %a = add i32 1, %x
  36   ret i32 %a
  37 }
  38
  39 define i32 @mul_to_shift(i32 %x) {
  40 ; RV32-LABEL: mul_to_shift:
  41 ; RV32:       # %bb.0:
  42 ; RV32-NEXT:    slli a0, a0, 2
  43 ; RV32-NEXT:    ret
  44 ;
  45 ; RV64-LABEL: mul_to_shift:
  46 ; RV64:       # %bb.0:
  47 ; RV64-NEXT:    slli a0, a0, 2
  48 ; RV64-NEXT:    ret
  49   %a = mul i32 %x, 4
  50   ret i32 %a
  51 }