llvm/test/CodeGen/RISCV/GlobalISel/instruction-select/ctlz-rv64.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=riscv64 -mattr=+zbb -run-pass=instruction-select \
   3 # RUN:   -simplify-mir -verify-machineinstrs %s -o - \
   4 # RUN:   | FileCheck -check-prefix=RV64I %s
   5
   6 ---
   7 name:            ctlz_s32
   8 legalized:       true
   9 regBankSelected: true
  10 body:             |
  11   bb.0.entry:
  12     ; RV64I-LABEL: name: ctlz_s32
  13     ; RV64I: [[COPY:%[0-9]+]]:gpr = COPY $x10
  14     ; RV64I-NEXT: [[CLZW:%[0-9]+]]:gpr = CLZW [[COPY]]
  15     ; RV64I-NEXT: $x10 = COPY [[CLZW]]
  16     ; RV64I-NEXT: PseudoRET implicit $x10
  17     %0:gprb(s64) = COPY $x10
  18     %1:gprb(s64) = G_CLZW %0
  19     $x10 = COPY %1(s64)
  20     PseudoRET implicit $x10
  21
  22 ...
  23 ---
  24 name:            ctlz_s64
  25 legalized:       true
  26 regBankSelected: true
  27 body:             |
  28   bb.0.entry:
  29     ; RV64I-LABEL: name: ctlz_s64
  30     ; RV64I: [[CLZ:%[0-9]+]]:gpr = CLZ [[CLZ]]
  31     ; RV64I-NEXT: $x10 = COPY [[CLZ]]
  32     ; RV64I-NEXT: PseudoRET implicit $x10
  33     %0:gprb(s64) = COPY $x10
  34     %1:gprb(s64) = G_CTLZ %1
  35     $x10 = COPY %1(s64)
  36     PseudoRET implicit $x10
  37
  38 ...