llvm/test/CodeGen/RISCV/machineoutliner.mir

   1 # RUN: llc -mtriple=riscv32 -x mir -run-pass=machine-outliner -simplify-mir -verify-machineinstrs < %s \
   2 # RUN: | FileCheck -check-prefixes=CHECK,RV32I-MO %s
   3 # RUN: llc -mtriple=riscv64 -x mir -run-pass=machine-outliner -simplify-mir -verify-machineinstrs < %s \
   4 # RUN: | FileCheck -check-prefixes=CHECK,RV64I-MO %s
   5
   6 --- |
   7   define i32 @outline_0(i32 %a, i32 %b) { ret i32 0 }
   8
   9   define i32 @outline_1(i32 %a, i32 %b) { ret i32 0 }
  10
  11   define i32 @outline_2(i32 %a, i32 %b) { ret i32 0 }
  12
  13   ; Should not outline linkonce_odr functions which could be deduplicated by the
  14   ; linker.
  15   define linkonce_odr i32 @dont_outline_0(i32 %a, i32 %b) { ret i32 0 }
  16
  17   ; Should not outline functions with named linker sections
  18   define i32 @dont_outline_1(i32 %a, i32 %b) section "named" { ret i32 0 }
  19
  20   ; Cannot outline if the X5 (t0) register is not free
  21   define i32 @dont_outline_2(i32 %a, i32 %b) { ret i32 0 }
  22
  23 ...
  24 ---
  25 name:            outline_0
  26 tracksRegLiveness: true
  27 isOutlined: false
  28 body:             |
  29   bb.0:
  30     liveins: $x10, $x11
  31     ; RV32I-MO-LABEL: name: outline_0
  32     ; RV32I-MO: $x5 = PseudoCALLReg {{.*}} @OUTLINED_FUNCTION_0
  33     ;
  34     ; RV64I-MO-LABEL: name: outline_0
  35     ; RV64I-MO: $x5 = PseudoCALLReg {{.*}} @OUTLINED_FUNCTION_0
  36     $x11 = ORI $x11, 1023
  37     $x12 = ADDI $x10, 17
  38     $x11 = AND $x12, $x11
  39     $x10 = SUB $x10, $x11
  40     PseudoRET implicit $x10
  41
  42 ...
  43 ---
  44 name:            outline_1
  45 tracksRegLiveness: true
  46 isOutlined: false
  47 body:             |
  48   bb.0:
  49     liveins: $x10, $x11
  50     ; RV32I-MO-LABEL: name: outline_1
  51     ; RV32I-MO: $x5 = PseudoCALLReg {{.*}} @OUTLINED_FUNCTION_0
  52     ;
  53     ; RV64I-MO-LABEL: name: outline_1
  54     ; RV64I-MO: $x5 = PseudoCALLReg {{.*}} @OUTLINED_FUNCTION_0
  55     $x11 = ORI $x11, 1023
  56     $x12 = ADDI $x10, 17
  57     $x11 = AND $x12, $x11
  58     $x10 = SUB $x10, $x11
  59     PseudoRET implicit $x10
  60
  61 ...
  62 ---
  63 name:            outline_2
  64 tracksRegLiveness: true
  65 isOutlined: false
  66 body:             |
  67   bb.0:
  68     liveins: $x10, $x11
  69     ; RV32I-MO-LABEL: name: outline_2
  70     ; RV32I-MO: $x5 = PseudoCALLReg {{.*}} @OUTLINED_FUNCTION_0
  71     ;
  72     ; RV64I-MO-LABEL: name: outline_2
  73     ; RV64I-MO: $x5 = PseudoCALLReg {{.*}} @OUTLINED_FUNCTION_0
  74     $x11 = ORI $x11, 1023
  75     $x12 = ADDI $x10, 17
  76     $x11 = AND $x12, $x11
  77     $x10 = SUB $x10, $x11
  78     PseudoRET implicit $x10
  79
  80 ...
  81 ---
  82 name:            dont_outline_0
  83 tracksRegLiveness: true
  84 isOutlined: false
  85 body:             |
  86   bb.0:
  87     liveins: $x10, $x11
  88     ; RV32I-MO-LABEL: name: dont_outline_0
  89     ; RV32I-MO-NOT: $x5 = PseudoCALLReg {{.*}} @OUTLINED_FUNCTION_0
  90     ;
  91     ; RV64I-MO-LABEL: name: dont_outline_0
  92     ; RV64I-MO-NOT: $x5 = PseudoCALLReg {{.*}} @OUTLINED_FUNCTION_0
  93     $x11 = ORI $x11, 1023
  94     $x12 = ADDI $x10, 17
  95     $x11 = AND $x12, $x11
  96     $x10 = SUB $x10, $x11
  97     PseudoRET implicit $x10
  98
  99 ...
 100 ---
 101 name:            dont_outline_1
 102 tracksRegLiveness: true
 103 isOutlined: false
 104 body:             |
 105   bb.0:
 106     liveins: $x10, $x11
 107     ; RV32I-MO-LABEL: name: dont_outline_1
 108     ; RV32I-MO-NOT: $x5 = PseudoCALLReg {{.*}} @OUTLINED_FUNCTION_0
 109     ;
 110     ; RV64I-MO-LABEL: name: dont_outline_1
 111     ; RV64I-MO-NOT: $x5 = PseudoCALLReg {{.*}} @OUTLINED_FUNCTION_0
 112     $x11 = ORI $x11, 1023
 113     $x12 = ADDI $x10, 17
 114     $x11 = AND $x12, $x11
 115     $x10 = SUB $x10, $x11
 116     PseudoRET implicit $x10
 117
 118 ...
 119 ---
 120 name:            dont_outline_2
 121 tracksRegLiveness: true
 122 isOutlined: false
 123 body:             |
 124   bb.0:
 125     liveins: $x10, $x11, $x5
 126     ; RV32I-MO-LABEL: name: dont_outline_2
 127     ; RV32I-MO-NOT: $x5 = PseudoCALLReg {{.*}} @OUTLINED_FUNCTION_0
 128     ;
 129     ; RV64I-MO-LABEL: name: dont_outline_2
 130     ; RV64I-MO-NOT: $x5 = PseudoCALLReg {{.*}} @OUTLINED_FUNCTION_0
 131     $x11 = ORI $x11, 1023
 132     $x12 = ADDI $x10, 17
 133     $x11 = AND $x12, $x11
 134     $x10 = SUB $x10, $x11
 135     $x10 = ADD $x10, $x5
 136     PseudoRET implicit $x10
 137
 138 ...
 139
 140 # CHECK-LABEL: name: OUTLINED_FUNCTION_0
 141 # CHECK: isOutlined: true