llvm/test/CodeGen/RISCV/rv32e.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 2
   2 ; RUN: llc -mtriple=riscv32 -mattr=+e -verify-machineinstrs < %s \
   3 ; RUN:   | FileCheck %s
   4
   5 ; TODO: Add more tests.
   6
   7 define i32 @exhausted(i32 %a, i32 %b, i32 %c, i32 %d, i32 %e, i32 %f, i32 %g) {
   8 ; CHECK-LABEL: exhausted:
   9 ; CHECK:       # %bb.0:
  10 ; CHECK-NEXT:    lw t0, 0(sp)
  11 ; CHECK-NEXT:    add a0, a0, a1
  12 ; CHECK-NEXT:    add a2, a3, a2
  13 ; CHECK-NEXT:    add a0, a2, a0
  14 ; CHECK-NEXT:    add a4, a5, a4
  15 ; CHECK-NEXT:    add a0, a4, a0
  16 ; CHECK-NEXT:    add a0, t0, a0
  17 ; CHECK-NEXT:    ret
  18   %1 = add i32 %a, %b
  19   %2 = add i32 %c, %1
  20   %3 = add i32 %d, %2
  21   %4 = add i32 %e, %3
  22   %5 = add i32 %f, %4
  23   %6 = add i32 %g, %5
  24   ret i32 %6
  25 }