llvm/test/CodeGen/Thumb2/mve-complex-deinterleaving-f64-mul.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s --mattr=+mve.fp,+fp64 -o - -verify-machineinstrs | FileCheck %s
   3
   4 target triple = "thumbv8.1m.main-none-none-eabi"
   5
   6 ; Expected to not transform
   7 define arm_aapcs_vfpcc <2 x double> @complex_mul_v2f64(<2 x double> %a, <2 x double> %b) {
   8 ; CHECK-LABEL: complex_mul_v2f64:
   9 ; CHECK:       @ %bb.0: @ %entry
  10 ; CHECK-NEXT:    vmul.f64 d5, d3, d0
  11 ; CHECK-NEXT:    vmul.f64 d4, d1, d3
  12 ; CHECK-NEXT:    vfma.f64 d5, d2, d1
  13 ; CHECK-NEXT:    vfnms.f64 d4, d2, d0
  14 ; CHECK-NEXT:    vmov q0, q2
  15 ; CHECK-NEXT:    bx lr
  16 entry:
  17   %a.real   = shufflevector <2 x double> %a, <2 x double> poison, <1 x i32> <i32 0>
  18   %a.imag = shufflevector <2 x double> %a, <2 x double> poison, <1 x i32> <i32 1>
  19   %b.real = shufflevector <2 x double> %b, <2 x double> poison, <1 x i32> <i32 0>
  20   %b.imag = shufflevector <2 x double> %b, <2 x double> poison, <1 x i32> <i32 1>
  21   %0 = fmul fast <1 x double> %b.imag, %a.real
  22   %1 = fmul fast <1 x double> %b.real, %a.imag
  23   %2 = fadd fast <1 x double> %1, %0
  24   %3 = fmul fast <1 x double> %b.real, %a.real
  25   %4 = fmul fast <1 x double> %a.imag, %b.imag
  26   %5 = fsub fast <1 x double> %3, %4
  27   %interleaved.vec = shufflevector <1 x double> %5, <1 x double> %2, <2 x i32> <i32 0, i32 1>
  28   ret <2 x double> %interleaved.vec
  29 }
  30
  31 ; Expected to not transform
  32 define arm_aapcs_vfpcc <4 x double> @complex_mul_v4f64(<4 x double> %a, <4 x double> %b) {
  33 ; CHECK-LABEL: complex_mul_v4f64:
  34 ; CHECK:       @ %bb.0: @ %entry
  35 ; CHECK-NEXT:    .vsave {d8, d9, d10, d11}
  36 ; CHECK-NEXT:    vpush {d8, d9, d10, d11}
  37 ; CHECK-NEXT:    vmul.f64 d9, d7, d2
  38 ; CHECK-NEXT:    vmov q5, q0
  39 ; CHECK-NEXT:    vmul.f64 d8, d3, d7
  40 ; CHECK-NEXT:    vfma.f64 d9, d6, d3
  41 ; CHECK-NEXT:    vfnms.f64 d8, d6, d2
  42 ; CHECK-NEXT:    vmul.f64 d1, d5, d10
  43 ; CHECK-NEXT:    vmov q1, q4
  44 ; CHECK-NEXT:    vmul.f64 d0, d11, d5
  45 ; CHECK-NEXT:    vfma.f64 d1, d4, d11
  46 ; CHECK-NEXT:    vfnms.f64 d0, d4, d10
  47 ; CHECK-NEXT:    vpop {d8, d9, d10, d11}
  48 ; CHECK-NEXT:    bx lr
  49 entry:
  50   %a.real   = shufflevector <4 x double> %a, <4 x double> poison, <2 x i32> <i32 0, i32 2>
  51   %a.imag = shufflevector <4 x double> %a, <4 x double> poison, <2 x i32> <i32 1, i32 3>
  52   %b.real = shufflevector <4 x double> %b, <4 x double> poison, <2 x i32> <i32 0, i32 2>
  53   %b.imag = shufflevector <4 x double> %b, <4 x double> poison, <2 x i32> <i32 1, i32 3>
  54   %0 = fmul fast <2 x double> %b.imag, %a.real
  55   %1 = fmul fast <2 x double> %b.real, %a.imag
  56   %2 = fadd fast <2 x double> %1, %0
  57   %3 = fmul fast <2 x double> %b.real, %a.real
  58   %4 = fmul fast <2 x double> %a.imag, %b.imag
  59   %5 = fsub fast <2 x double> %3, %4
  60   %interleaved.vec = shufflevector <2 x double> %5, <2 x double> %2, <4 x i32> <i32 0, i32 2, i32 1, i32 3>
  61   ret <4 x double> %interleaved.vec
  62 }