llvm/test/Transforms/InstCombine/and2.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py
   2 ; RUN: opt < %s -instcombine -S | FileCheck %s
   3
   4 define i1 @test2(i1 %X, i1 %Y) {
   5 ; CHECK-LABEL: @test2(
   6 ; CHECK-NEXT:    [[A:%.*]] = and i1 [[X:%.*]], [[Y:%.*]]
   7 ; CHECK-NEXT:    ret i1 [[A]]
   8 ;
   9   %a = and i1 %X, %Y
  10   %b = and i1 %a, %X
  11   ret i1 %b
  12 }
  13
  14 define i1 @test2_logical(i1 %X, i1 %Y) {
  15 ; CHECK-LABEL: @test2_logical(
  16 ; CHECK-NEXT:    [[A:%.*]] = select i1 [[X:%.*]], i1 [[Y:%.*]], i1 false
  17 ; CHECK-NEXT:    ret i1 [[A]]
  18 ;
  19   %a = select i1 %X, i1 %Y, i1 false
  20   %b = select i1 %a, i1 %X, i1 false
  21   ret i1 %b
  22 }
  23
  24 define i32 @test3(i32 %X, i32 %Y) {
  25 ; CHECK-LABEL: @test3(
  26 ; CHECK-NEXT:    [[A:%.*]] = and i32 [[X:%.*]], [[Y:%.*]]
  27 ; CHECK-NEXT:    ret i32 [[A]]
  28 ;
  29   %a = and i32 %X, %Y
  30   %b = and i32 %Y, %a
  31   ret i32 %b
  32 }
  33
  34 define i1 @test7(i32 %i, i1 %b) {
  35 ; CHECK-LABEL: @test7(
  36 ; CHECK-NEXT:    [[TMP1:%.*]] = icmp eq i32 [[I:%.*]], 0
  37 ; CHECK-NEXT:    [[TMP2:%.*]] = and i1 [[TMP1]], [[B:%.*]]
  38 ; CHECK-NEXT:    ret i1 [[TMP2]]
  39 ;
  40   %cmp1 = icmp slt i32 %i, 1
  41   %cmp2 = icmp sgt i32 %i, -1
  42   %and1 = and i1 %cmp1, %b
  43   %and2 = and i1 %and1, %cmp2
  44   ret i1 %and2
  45 }
  46
  47 define i1 @test7_logical(i32 %i, i1 %b) {
  48 ; CHECK-LABEL: @test7_logical(
  49 ; CHECK-NEXT:    [[CMP1:%.*]] = icmp slt i32 [[I:%.*]], 1
  50 ; CHECK-NEXT:    [[CMP2:%.*]] = icmp sgt i32 [[I]], -1
  51 ; CHECK-NEXT:    [[AND1:%.*]] = select i1 [[CMP1]], i1 [[B:%.*]], i1 false
  52 ; CHECK-NEXT:    [[AND2:%.*]] = and i1 [[AND1]], [[CMP2]]
  53 ; CHECK-NEXT:    ret i1 [[AND2]]
  54 ;
  55   %cmp1 = icmp slt i32 %i, 1
  56   %cmp2 = icmp sgt i32 %i, -1
  57   %and1 = select i1 %cmp1, i1 %b, i1 false
  58   %and2 = select i1 %and1, i1 %cmp2, i1 false
  59   ret i1 %and2
  60 }
  61
  62 define i1 @test8(i32 %i) {
  63 ; CHECK-LABEL: @test8(
  64 ; CHECK-NEXT:    [[TMP1:%.*]] = add i32 [[I:%.*]], -1
  65 ; CHECK-NEXT:    [[TMP2:%.*]] = icmp ult i32 [[TMP1]], 13
  66 ; CHECK-NEXT:    ret i1 [[TMP2]]
  67 ;
  68   %cmp1 = icmp ne i32 %i, 0
  69   %cmp2 = icmp ult i32 %i, 14
  70   %cond = and i1 %cmp1, %cmp2
  71   ret i1 %cond
  72 }
  73
  74 define i1 @test8_logical(i32 %i) {
  75 ; CHECK-LABEL: @test8_logical(
  76 ; CHECK-NEXT:    [[TMP1:%.*]] = add i32 [[I:%.*]], -1
  77 ; CHECK-NEXT:    [[TMP2:%.*]] = icmp ult i32 [[TMP1]], 13
  78 ; CHECK-NEXT:    ret i1 [[TMP2]]
  79 ;
  80   %cmp1 = icmp ne i32 %i, 0
  81   %cmp2 = icmp ult i32 %i, 14
  82   %cond = select i1 %cmp1, i1 %cmp2, i1 false
  83   ret i1 %cond
  84 }
  85
  86 define <2 x i1> @test8vec(<2 x i32> %i) {
  87 ; CHECK-LABEL: @test8vec(
  88 ; CHECK-NEXT:    [[TMP1:%.*]] = add <2 x i32> [[I:%.*]], <i32 -1, i32 -1>
  89 ; CHECK-NEXT:    [[TMP2:%.*]] = icmp ult <2 x i32> [[TMP1]], <i32 13, i32 13>
  90 ; CHECK-NEXT:    ret <2 x i1> [[TMP2]]
  91 ;
  92   %cmp1 = icmp ne <2 x i32> %i, zeroinitializer
  93   %cmp2 = icmp ult <2 x i32> %i, <i32 14, i32 14>
  94   %cond = and <2 x i1> %cmp1, %cmp2
  95   ret <2 x i1> %cond
  96 }
  97
  98 ; combine -x & 1 into x & 1
  99 define i64 @test9(i64 %x) {
 100 ; CHECK-LABEL: @test9(
 101 ; CHECK-NEXT:    [[AND:%.*]] = and i64 [[X:%.*]], 1
 102 ; CHECK-NEXT:    ret i64 [[AND]]
 103 ;
 104   %sub = sub nsw i64 0, %x
 105   %and = and i64 %sub, 1
 106   ret i64 %and
 107 }
 108
 109 ; combine -x & 1 into x & 1
 110 define <2 x i64> @test9vec(<2 x i64> %x) {
 111 ; CHECK-LABEL: @test9vec(
 112 ; CHECK-NEXT:    [[AND:%.*]] = and <2 x i64> [[X:%.*]], <i64 1, i64 1>
 113 ; CHECK-NEXT:    ret <2 x i64> [[AND]]
 114 ;
 115   %sub = sub nsw <2 x i64> <i64 0, i64 0>, %x
 116   %and = and <2 x i64> %sub, <i64 1, i64 1>
 117   ret <2 x i64> %and
 118 }
 119
 120 define i64 @test10(i64 %x) {
 121 ; CHECK-LABEL: @test10(
 122 ; CHECK-NEXT:    [[TMP1:%.*]] = and i64 [[X:%.*]], -2
 123 ; CHECK-NEXT:    [[ADD:%.*]] = sub i64 0, [[TMP1]]
 124 ; CHECK-NEXT:    ret i64 [[ADD]]
 125 ;
 126   %sub = sub nsw i64 0, %x
 127   %and = and i64 %sub, 1
 128   %add = add i64 %sub, %and
 129   ret i64 %add
 130 }
 131
 132 ; (1 << x) & 1 --> zext(x == 0)
 133
 134 define i8 @and1_shl1_is_cmp_eq_0(i8 %x) {
 135 ; CHECK-LABEL: @and1_shl1_is_cmp_eq_0(
 136 ; CHECK-NEXT:    [[TMP1:%.*]] = icmp eq i8 [[X:%.*]], 0
 137 ; CHECK-NEXT:    [[AND:%.*]] = zext i1 [[TMP1]] to i8
 138 ; CHECK-NEXT:    ret i8 [[AND]]
 139 ;
 140   %sh = shl i8 1, %x
 141   %and = and i8 %sh, 1
 142   ret i8 %and
 143 }
 144
 145 ; Don't do it if the shift has another use.
 146
 147 define i8 @and1_shl1_is_cmp_eq_0_multiuse(i8 %x) {
 148 ; CHECK-LABEL: @and1_shl1_is_cmp_eq_0_multiuse(
 149 ; CHECK-NEXT:    [[SH:%.*]] = shl i8 1, [[X:%.*]]
 150 ; CHECK-NEXT:    [[AND:%.*]] = and i8 [[SH]], 1
 151 ; CHECK-NEXT:    [[ADD:%.*]] = add i8 [[SH]], [[AND]]
 152 ; CHECK-NEXT:    ret i8 [[ADD]]
 153 ;
 154   %sh = shl i8 1, %x
 155   %and = and i8 %sh, 1
 156   %add = add i8 %sh, %and
 157   ret i8 %add
 158 }
 159
 160 ; (1 << x) & 1 --> zext(x == 0)
 161
 162 define <2 x i8> @and1_shl1_is_cmp_eq_0_vec(<2 x i8> %x) {
 163 ; CHECK-LABEL: @and1_shl1_is_cmp_eq_0_vec(
 164 ; CHECK-NEXT:    [[TMP1:%.*]] = icmp eq <2 x i8> [[X:%.*]], zeroinitializer
 165 ; CHECK-NEXT:    [[AND:%.*]] = zext <2 x i1> [[TMP1]] to <2 x i8>
 166 ; CHECK-NEXT:    ret <2 x i8> [[AND]]
 167 ;
 168   %sh = shl <2 x i8> <i8 1, i8 1>, %x
 169   %and = and <2 x i8> %sh, <i8 1, i8 1>
 170   ret <2 x i8> %and
 171 }
 172
 173 define <2 x i8> @and1_shl1_is_cmp_eq_0_vec_undef(<2 x i8> %x) {
 174 ; CHECK-LABEL: @and1_shl1_is_cmp_eq_0_vec_undef(
 175 ; CHECK-NEXT:    [[TMP1:%.*]] = icmp eq <2 x i8> [[X:%.*]], zeroinitializer
 176 ; CHECK-NEXT:    [[AND:%.*]] = zext <2 x i1> [[TMP1]] to <2 x i8>
 177 ; CHECK-NEXT:    ret <2 x i8> [[AND]]
 178 ;
 179   %sh = shl <2 x i8> <i8 1, i8 undef>, %x
 180   %and = and <2 x i8> %sh, <i8 1, i8 undef>
 181   ret <2 x i8> %and
 182 }
 183
 184 ; The mask is unnecessary.
 185
 186 define i8 @and1_lshr1_is_cmp_eq_0(i8 %x) {
 187 ; CHECK-LABEL: @and1_lshr1_is_cmp_eq_0(
 188 ; CHECK-NEXT:    [[SH:%.*]] = lshr i8 1, [[X:%.*]]
 189 ; CHECK-NEXT:    ret i8 [[SH]]
 190 ;
 191   %sh = lshr i8 1, %x
 192   %and = and i8 %sh, 1
 193   ret i8 %and
 194 }
 195
 196 define i8 @and1_lshr1_is_cmp_eq_0_multiuse(i8 %x) {
 197 ; CHECK-LABEL: @and1_lshr1_is_cmp_eq_0_multiuse(
 198 ; CHECK-NEXT:    [[SH:%.*]] = lshr i8 1, [[X:%.*]]
 199 ; CHECK-NEXT:    [[ADD:%.*]] = shl nuw nsw i8 [[SH]], 1
 200 ; CHECK-NEXT:    ret i8 [[ADD]]
 201 ;
 202   %sh = lshr i8 1, %x
 203   %and = and i8 %sh, 1
 204   %add = add i8 %sh, %and
 205   ret i8 %add
 206 }
 207
 208 ; The mask is unnecessary.
 209
 210 define <2 x i8> @and1_lshr1_is_cmp_eq_0_vec(<2 x i8> %x) {
 211 ; CHECK-LABEL: @and1_lshr1_is_cmp_eq_0_vec(
 212 ; CHECK-NEXT:    [[SH:%.*]] = lshr <2 x i8> <i8 1, i8 1>, [[X:%.*]]
 213 ; CHECK-NEXT:    ret <2 x i8> [[SH]]
 214 ;
 215   %sh = lshr <2 x i8> <i8 1, i8 1>, %x
 216   %and = and <2 x i8> %sh, <i8 1, i8 1>
 217   ret <2 x i8> %and
 218 }
 219
 220 define <2 x i8> @and1_lshr1_is_cmp_eq_0_vec_undef(<2 x i8> %x) {
 221 ; CHECK-LABEL: @and1_lshr1_is_cmp_eq_0_vec_undef(
 222 ; CHECK-NEXT:    [[TMP1:%.*]] = icmp eq <2 x i8> [[X:%.*]], zeroinitializer
 223 ; CHECK-NEXT:    [[AND:%.*]] = zext <2 x i1> [[TMP1]] to <2 x i8>
 224 ; CHECK-NEXT:    ret <2 x i8> [[AND]]
 225 ;
 226   %sh = lshr <2 x i8> <i8 1, i8 undef>, %x
 227   %and = and <2 x i8> %sh, <i8 1, i8 undef>
 228   ret <2 x i8> %and
 229 }
 230
 231 ; The add in this test is unnecessary because the LSBs of the LHS are 0 and the 'and' only consumes bits from those LSBs. It doesn't matter what happens to the upper bits.
 232 define i32 @test11(i32 %a, i32 %b) {
 233 ; CHECK-LABEL: @test11(
 234 ; CHECK-NEXT:    [[X:%.*]] = shl i32 [[A:%.*]], 8
 235 ; CHECK-NEXT:    [[Z:%.*]] = and i32 [[B:%.*]], 128
 236 ; CHECK-NEXT:    [[W:%.*]] = mul i32 [[Z]], [[X]]
 237 ; CHECK-NEXT:    ret i32 [[W]]
 238 ;
 239   %x = shl i32 %a, 8
 240   %y = add i32 %x, %b
 241   %z = and i32 %y, 128
 242   %w = mul i32 %z, %x ; to keep the shift from being removed
 243   ret i32 %w
 244 }
 245
 246 ; The add in this test is unnecessary because the LSBs of the RHS are 0 and the 'and' only consumes bits from those LSBs. It doesn't matter what happens to the upper bits.
 247 define i32 @test12(i32 %a, i32 %b) {
 248 ; CHECK-LABEL: @test12(
 249 ; CHECK-NEXT:    [[X:%.*]] = shl i32 [[A:%.*]], 8
 250 ; CHECK-NEXT:    [[Z:%.*]] = and i32 [[B:%.*]], 128
 251 ; CHECK-NEXT:    [[W:%.*]] = mul i32 [[Z]], [[X]]
 252 ; CHECK-NEXT:    ret i32 [[W]]
 253 ;
 254   %x = shl i32 %a, 8
 255   %y = add i32 %b, %x
 256   %z = and i32 %y, 128
 257   %w = mul i32 %z, %x ; to keep the shift from being removed
 258   ret i32 %w
 259 }
 260
 261 ; The sub in this test is unnecessary because the LSBs of the RHS are 0 and the 'and' only consumes bits from those LSBs. It doesn't matter what happens to the upper bits.
 262 define i32 @test13(i32 %a, i32 %b) {
 263 ; CHECK-LABEL: @test13(
 264 ; CHECK-NEXT:    [[X:%.*]] = shl i32 [[A:%.*]], 8
 265 ; CHECK-NEXT:    [[Z:%.*]] = and i32 [[B:%.*]], 128
 266 ; CHECK-NEXT:    [[W:%.*]] = mul i32 [[Z]], [[X]]
 267 ; CHECK-NEXT:    ret i32 [[W]]
 268 ;
 269   %x = shl i32 %a, 8
 270   %y = sub i32 %b, %x
 271   %z = and i32 %y, 128
 272   %w = mul i32 %z, %x ; to keep the shift from being removed
 273   ret i32 %w
 274 }
 275
 276 ; The sub in this test cannot be removed because we need to keep the negation of %b. TODO: But we should be able to replace the LHS of it with a 0.
 277 define i32 @test14(i32 %a, i32 %b) {
 278 ; CHECK-LABEL: @test14(
 279 ; CHECK-NEXT:    [[X:%.*]] = shl i32 [[A:%.*]], 8
 280 ; CHECK-NEXT:    [[Y:%.*]] = sub i32 0, [[B:%.*]]
 281 ; CHECK-NEXT:    [[Z:%.*]] = and i32 [[Y]], 128
 282 ; CHECK-NEXT:    [[W:%.*]] = mul i32 [[Z]], [[X]]
 283 ; CHECK-NEXT:    ret i32 [[W]]
 284 ;
 285   %x = shl i32 %a, 8
 286   %y = sub i32 %x, %b
 287   %z = and i32 %y, 128
 288   %w = mul i32 %z, %x ; to keep the shift from being removed
 289   ret i32 %w
 290 }