llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vrem-vp.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -mattr=+v -verify-machineinstrs < %s \
   3 ; RUN:   | FileCheck %s --check-prefixes=CHECK,RV32
   4 ; RUN: llc -mtriple=riscv64 -mattr=+v -verify-machineinstrs < %s \
   5 ; RUN:   | FileCheck %s --check-prefixes=CHECK,RV64
   6
   7 declare <8 x i7> @llvm.vp.srem.v8i7(<8 x i7>, <8 x i7>, <8 x i1>, i32)
   8
   9 define <8 x i7> @vrem_vv_v8i7(<8 x i7> %va, <8 x i7> %b, <8 x i1> %m, i32 zeroext %evl) {
  10 ; CHECK-LABEL: vrem_vv_v8i7:
  11 ; CHECK:       # %bb.0:
  12 ; CHECK-NEXT:    vsetivli zero, 8, e8, mf2, ta, ma
  13 ; CHECK-NEXT:    vadd.vv v9, v9, v9
  14 ; CHECK-NEXT:    vsra.vi v9, v9, 1
  15 ; CHECK-NEXT:    vadd.vv v8, v8, v8
  16 ; CHECK-NEXT:    vsra.vi v8, v8, 1
  17 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
  18 ; CHECK-NEXT:    vrem.vv v8, v8, v9, v0.t
  19 ; CHECK-NEXT:    ret
  20   %v = call <8 x i7> @llvm.vp.srem.v8i7(<8 x i7> %va, <8 x i7> %b, <8 x i1> %m, i32 %evl)
  21   ret <8 x i7> %v
  22 }
  23
  24 declare <2 x i8> @llvm.vp.srem.v2i8(<2 x i8>, <2 x i8>, <2 x i1>, i32)
  25
  26 define <2 x i8> @vrem_vv_v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 zeroext %evl) {
  27 ; CHECK-LABEL: vrem_vv_v2i8:
  28 ; CHECK:       # %bb.0:
  29 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf8, ta, ma
  30 ; CHECK-NEXT:    vrem.vv v8, v8, v9, v0.t
  31 ; CHECK-NEXT:    ret
  32   %v = call <2 x i8> @llvm.vp.srem.v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 %evl)
  33   ret <2 x i8> %v
  34 }
  35
  36 define <2 x i8> @vrem_vv_v2i8_unmasked(<2 x i8> %va, <2 x i8> %b, i32 zeroext %evl) {
  37 ; CHECK-LABEL: vrem_vv_v2i8_unmasked:
  38 ; CHECK:       # %bb.0:
  39 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf8, ta, ma
  40 ; CHECK-NEXT:    vrem.vv v8, v8, v9
  41 ; CHECK-NEXT:    ret
  42   %v = call <2 x i8> @llvm.vp.srem.v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> splat (i1 true), i32 %evl)
  43   ret <2 x i8> %v
  44 }
  45
  46 define <2 x i8> @vrem_vx_v2i8(<2 x i8> %va, i8 %b, <2 x i1> %m, i32 zeroext %evl) {
  47 ; CHECK-LABEL: vrem_vx_v2i8:
  48 ; CHECK:       # %bb.0:
  49 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf8, ta, ma
  50 ; CHECK-NEXT:    vrem.vx v8, v8, a0, v0.t
  51 ; CHECK-NEXT:    ret
  52   %elt.head = insertelement <2 x i8> poison, i8 %b, i32 0
  53   %vb = shufflevector <2 x i8> %elt.head, <2 x i8> poison, <2 x i32> zeroinitializer
  54   %v = call <2 x i8> @llvm.vp.srem.v2i8(<2 x i8> %va, <2 x i8> %vb, <2 x i1> %m, i32 %evl)
  55   ret <2 x i8> %v
  56 }
  57
  58 define <2 x i8> @vrem_vx_v2i8_unmasked(<2 x i8> %va, i8 %b, i32 zeroext %evl) {
  59 ; CHECK-LABEL: vrem_vx_v2i8_unmasked:
  60 ; CHECK:       # %bb.0:
  61 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf8, ta, ma
  62 ; CHECK-NEXT:    vrem.vx v8, v8, a0
  63 ; CHECK-NEXT:    ret
  64   %elt.head = insertelement <2 x i8> poison, i8 %b, i32 0
  65   %vb = shufflevector <2 x i8> %elt.head, <2 x i8> poison, <2 x i32> zeroinitializer
  66   %v = call <2 x i8> @llvm.vp.srem.v2i8(<2 x i8> %va, <2 x i8> %vb, <2 x i1> splat (i1 true), i32 %evl)
  67   ret <2 x i8> %v
  68 }
  69
  70 declare <4 x i8> @llvm.vp.srem.v4i8(<4 x i8>, <4 x i8>, <4 x i1>, i32)
  71
  72 define <4 x i8> @vrem_vv_v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 zeroext %evl) {
  73 ; CHECK-LABEL: vrem_vv_v4i8:
  74 ; CHECK:       # %bb.0:
  75 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
  76 ; CHECK-NEXT:    vrem.vv v8, v8, v9, v0.t
  77 ; CHECK-NEXT:    ret
  78   %v = call <4 x i8> @llvm.vp.srem.v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 %evl)
  79   ret <4 x i8> %v
  80 }
  81
  82 define <4 x i8> @vrem_vv_v4i8_unmasked(<4 x i8> %va, <4 x i8> %b, i32 zeroext %evl) {
  83 ; CHECK-LABEL: vrem_vv_v4i8_unmasked:
  84 ; CHECK:       # %bb.0:
  85 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
  86 ; CHECK-NEXT:    vrem.vv v8, v8, v9
  87 ; CHECK-NEXT:    ret
  88   %v = call <4 x i8> @llvm.vp.srem.v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> splat (i1 true), i32 %evl)
  89   ret <4 x i8> %v
  90 }
  91
  92 define <4 x i8> @vrem_vx_v4i8(<4 x i8> %va, i8 %b, <4 x i1> %m, i32 zeroext %evl) {
  93 ; CHECK-LABEL: vrem_vx_v4i8:
  94 ; CHECK:       # %bb.0:
  95 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf4, ta, ma
  96 ; CHECK-NEXT:    vrem.vx v8, v8, a0, v0.t
  97 ; CHECK-NEXT:    ret
  98   %elt.head = insertelement <4 x i8> poison, i8 %b, i32 0
  99   %vb = shufflevector <4 x i8> %elt.head, <4 x i8> poison, <4 x i32> zeroinitializer
 100   %v = call <4 x i8> @llvm.vp.srem.v4i8(<4 x i8> %va, <4 x i8> %vb, <4 x i1> %m, i32 %evl)
 101   ret <4 x i8> %v
 102 }
 103
 104 define <4 x i8> @vrem_vx_v4i8_unmasked(<4 x i8> %va, i8 %b, i32 zeroext %evl) {
 105 ; CHECK-LABEL: vrem_vx_v4i8_unmasked:
 106 ; CHECK:       # %bb.0:
 107 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf4, ta, ma
 108 ; CHECK-NEXT:    vrem.vx v8, v8, a0
 109 ; CHECK-NEXT:    ret
 110   %elt.head = insertelement <4 x i8> poison, i8 %b, i32 0
 111   %vb = shufflevector <4 x i8> %elt.head, <4 x i8> poison, <4 x i32> zeroinitializer
 112   %v = call <4 x i8> @llvm.vp.srem.v4i8(<4 x i8> %va, <4 x i8> %vb, <4 x i1> splat (i1 true), i32 %evl)
 113   ret <4 x i8> %v
 114 }
 115
 116 declare <6 x i8> @llvm.vp.srem.v6i8(<6 x i8>, <6 x i8>, <6 x i1>, i32)
 117
 118 define <6 x i8> @vrem_vv_v6i8(<6 x i8> %va, <6 x i8> %b, <6 x i1> %m, i32 zeroext %evl) {
 119 ; CHECK-LABEL: vrem_vv_v6i8:
 120 ; CHECK:       # %bb.0:
 121 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
 122 ; CHECK-NEXT:    vrem.vv v8, v8, v9, v0.t
 123 ; CHECK-NEXT:    ret
 124   %v = call <6 x i8> @llvm.vp.srem.v6i8(<6 x i8> %va, <6 x i8> %b, <6 x i1> %m, i32 %evl)
 125   ret <6 x i8> %v
 126 }
 127
 128 declare <8 x i8> @llvm.vp.srem.v8i8(<8 x i8>, <8 x i8>, <8 x i1>, i32)
 129
 130 define <8 x i8> @vrem_vv_v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 zeroext %evl) {
 131 ; CHECK-LABEL: vrem_vv_v8i8:
 132 ; CHECK:       # %bb.0:
 133 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
 134 ; CHECK-NEXT:    vrem.vv v8, v8, v9, v0.t
 135 ; CHECK-NEXT:    ret
 136   %v = call <8 x i8> @llvm.vp.srem.v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 %evl)
 137   ret <8 x i8> %v
 138 }
 139
 140 define <8 x i8> @vrem_vv_v8i8_unmasked(<8 x i8> %va, <8 x i8> %b, i32 zeroext %evl) {
 141 ; CHECK-LABEL: vrem_vv_v8i8_unmasked:
 142 ; CHECK:       # %bb.0:
 143 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
 144 ; CHECK-NEXT:    vrem.vv v8, v8, v9
 145 ; CHECK-NEXT:    ret
 146   %v = call <8 x i8> @llvm.vp.srem.v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> splat (i1 true), i32 %evl)
 147   ret <8 x i8> %v
 148 }
 149
 150 define <8 x i8> @vrem_vx_v8i8(<8 x i8> %va, i8 %b, <8 x i1> %m, i32 zeroext %evl) {
 151 ; CHECK-LABEL: vrem_vx_v8i8:
 152 ; CHECK:       # %bb.0:
 153 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf2, ta, ma
 154 ; CHECK-NEXT:    vrem.vx v8, v8, a0, v0.t
 155 ; CHECK-NEXT:    ret
 156   %elt.head = insertelement <8 x i8> poison, i8 %b, i32 0
 157   %vb = shufflevector <8 x i8> %elt.head, <8 x i8> poison, <8 x i32> zeroinitializer
 158   %v = call <8 x i8> @llvm.vp.srem.v8i8(<8 x i8> %va, <8 x i8> %vb, <8 x i1> %m, i32 %evl)
 159   ret <8 x i8> %v
 160 }
 161
 162 define <8 x i8> @vrem_vx_v8i8_unmasked(<8 x i8> %va, i8 %b, i32 zeroext %evl) {
 163 ; CHECK-LABEL: vrem_vx_v8i8_unmasked:
 164 ; CHECK:       # %bb.0:
 165 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf2, ta, ma
 166 ; CHECK-NEXT:    vrem.vx v8, v8, a0
 167 ; CHECK-NEXT:    ret
 168   %elt.head = insertelement <8 x i8> poison, i8 %b, i32 0
 169   %vb = shufflevector <8 x i8> %elt.head, <8 x i8> poison, <8 x i32> zeroinitializer
 170   %v = call <8 x i8> @llvm.vp.srem.v8i8(<8 x i8> %va, <8 x i8> %vb, <8 x i1> splat (i1 true), i32 %evl)
 171   ret <8 x i8> %v
 172 }
 173
 174 declare <16 x i8> @llvm.vp.srem.v16i8(<16 x i8>, <16 x i8>, <16 x i1>, i32)
 175
 176 define <16 x i8> @vrem_vv_v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 zeroext %evl) {
 177 ; CHECK-LABEL: vrem_vv_v16i8:
 178 ; CHECK:       # %bb.0:
 179 ; CHECK-NEXT:    vsetvli zero, a0, e8, m1, ta, ma
 180 ; CHECK-NEXT:    vrem.vv v8, v8, v9, v0.t
 181 ; CHECK-NEXT:    ret
 182   %v = call <16 x i8> @llvm.vp.srem.v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 %evl)
 183   ret <16 x i8> %v
 184 }
 185
 186 define <16 x i8> @vrem_vv_v16i8_unmasked(<16 x i8> %va, <16 x i8> %b, i32 zeroext %evl) {
 187 ; CHECK-LABEL: vrem_vv_v16i8_unmasked:
 188 ; CHECK:       # %bb.0:
 189 ; CHECK-NEXT:    vsetvli zero, a0, e8, m1, ta, ma
 190 ; CHECK-NEXT:    vrem.vv v8, v8, v9
 191 ; CHECK-NEXT:    ret
 192   %v = call <16 x i8> @llvm.vp.srem.v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> splat (i1 true), i32 %evl)
 193   ret <16 x i8> %v
 194 }
 195
 196 define <16 x i8> @vrem_vx_v16i8(<16 x i8> %va, i8 %b, <16 x i1> %m, i32 zeroext %evl) {
 197 ; CHECK-LABEL: vrem_vx_v16i8:
 198 ; CHECK:       # %bb.0:
 199 ; CHECK-NEXT:    vsetvli zero, a1, e8, m1, ta, ma
 200 ; CHECK-NEXT:    vrem.vx v8, v8, a0, v0.t
 201 ; CHECK-NEXT:    ret
 202   %elt.head = insertelement <16 x i8> poison, i8 %b, i32 0
 203   %vb = shufflevector <16 x i8> %elt.head, <16 x i8> poison, <16 x i32> zeroinitializer
 204   %v = call <16 x i8> @llvm.vp.srem.v16i8(<16 x i8> %va, <16 x i8> %vb, <16 x i1> %m, i32 %evl)
 205   ret <16 x i8> %v
 206 }
 207
 208 define <16 x i8> @vrem_vx_v16i8_unmasked(<16 x i8> %va, i8 %b, i32 zeroext %evl) {
 209 ; CHECK-LABEL: vrem_vx_v16i8_unmasked:
 210 ; CHECK:       # %bb.0:
 211 ; CHECK-NEXT:    vsetvli zero, a1, e8, m1, ta, ma
 212 ; CHECK-NEXT:    vrem.vx v8, v8, a0
 213 ; CHECK-NEXT:    ret
 214   %elt.head = insertelement <16 x i8> poison, i8 %b, i32 0
 215   %vb = shufflevector <16 x i8> %elt.head, <16 x i8> poison, <16 x i32> zeroinitializer
 216   %v = call <16 x i8> @llvm.vp.srem.v16i8(<16 x i8> %va, <16 x i8> %vb, <16 x i1> splat (i1 true), i32 %evl)
 217   ret <16 x i8> %v
 218 }
 219
 220 declare <2 x i16> @llvm.vp.srem.v2i16(<2 x i16>, <2 x i16>, <2 x i1>, i32)
 221
 222 define <2 x i16> @vrem_vv_v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 zeroext %evl) {
 223 ; CHECK-LABEL: vrem_vv_v2i16:
 224 ; CHECK:       # %bb.0:
 225 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, ta, ma
 226 ; CHECK-NEXT:    vrem.vv v8, v8, v9, v0.t
 227 ; CHECK-NEXT:    ret
 228   %v = call <2 x i16> @llvm.vp.srem.v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 %evl)
 229   ret <2 x i16> %v
 230 }
 231
 232 define <2 x i16> @vrem_vv_v2i16_unmasked(<2 x i16> %va, <2 x i16> %b, i32 zeroext %evl) {
 233 ; CHECK-LABEL: vrem_vv_v2i16_unmasked:
 234 ; CHECK:       # %bb.0:
 235 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, ta, ma
 236 ; CHECK-NEXT:    vrem.vv v8, v8, v9
 237 ; CHECK-NEXT:    ret
 238   %v = call <2 x i16> @llvm.vp.srem.v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> splat (i1 true), i32 %evl)
 239   ret <2 x i16> %v
 240 }
 241
 242 define <2 x i16> @vrem_vx_v2i16(<2 x i16> %va, i16 %b, <2 x i1> %m, i32 zeroext %evl) {
 243 ; CHECK-LABEL: vrem_vx_v2i16:
 244 ; CHECK:       # %bb.0:
 245 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf4, ta, ma
 246 ; CHECK-NEXT:    vrem.vx v8, v8, a0, v0.t
 247 ; CHECK-NEXT:    ret
 248   %elt.head = insertelement <2 x i16> poison, i16 %b, i32 0
 249   %vb = shufflevector <2 x i16> %elt.head, <2 x i16> poison, <2 x i32> zeroinitializer
 250   %v = call <2 x i16> @llvm.vp.srem.v2i16(<2 x i16> %va, <2 x i16> %vb, <2 x i1> %m, i32 %evl)
 251   ret <2 x i16> %v
 252 }
 253
 254 define <2 x i16> @vrem_vx_v2i16_unmasked(<2 x i16> %va, i16 %b, i32 zeroext %evl) {
 255 ; CHECK-LABEL: vrem_vx_v2i16_unmasked:
 256 ; CHECK:       # %bb.0:
 257 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf4, ta, ma
 258 ; CHECK-NEXT:    vrem.vx v8, v8, a0
 259 ; CHECK-NEXT:    ret
 260   %elt.head = insertelement <2 x i16> poison, i16 %b, i32 0
 261   %vb = shufflevector <2 x i16> %elt.head, <2 x i16> poison, <2 x i32> zeroinitializer
 262   %v = call <2 x i16> @llvm.vp.srem.v2i16(<2 x i16> %va, <2 x i16> %vb, <2 x i1> splat (i1 true), i32 %evl)
 263   ret <2 x i16> %v
 264 }
 265
 266 declare <4 x i16> @llvm.vp.srem.v4i16(<4 x i16>, <4 x i16>, <4 x i1>, i32)
 267
 268 define <4 x i16> @vrem_vv_v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 zeroext %evl) {
 269 ; CHECK-LABEL: vrem_vv_v4i16:
 270 ; CHECK:       # %bb.0:
 271 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
 272 ; CHECK-NEXT:    vrem.vv v8, v8, v9, v0.t
 273 ; CHECK-NEXT:    ret
 274   %v = call <4 x i16> @llvm.vp.srem.v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 %evl)
 275   ret <4 x i16> %v
 276 }
 277
 278 define <4 x i16> @vrem_vv_v4i16_unmasked(<4 x i16> %va, <4 x i16> %b, i32 zeroext %evl) {
 279 ; CHECK-LABEL: vrem_vv_v4i16_unmasked:
 280 ; CHECK:       # %bb.0:
 281 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
 282 ; CHECK-NEXT:    vrem.vv v8, v8, v9
 283 ; CHECK-NEXT:    ret
 284   %v = call <4 x i16> @llvm.vp.srem.v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> splat (i1 true), i32 %evl)
 285   ret <4 x i16> %v
 286 }
 287
 288 define <4 x i16> @vrem_vx_v4i16(<4 x i16> %va, i16 %b, <4 x i1> %m, i32 zeroext %evl) {
 289 ; CHECK-LABEL: vrem_vx_v4i16:
 290 ; CHECK:       # %bb.0:
 291 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf2, ta, ma
 292 ; CHECK-NEXT:    vrem.vx v8, v8, a0, v0.t
 293 ; CHECK-NEXT:    ret
 294   %elt.head = insertelement <4 x i16> poison, i16 %b, i32 0
 295   %vb = shufflevector <4 x i16> %elt.head, <4 x i16> poison, <4 x i32> zeroinitializer
 296   %v = call <4 x i16> @llvm.vp.srem.v4i16(<4 x i16> %va, <4 x i16> %vb, <4 x i1> %m, i32 %evl)
 297   ret <4 x i16> %v
 298 }
 299
 300 define <4 x i16> @vrem_vx_v4i16_unmasked(<4 x i16> %va, i16 %b, i32 zeroext %evl) {
 301 ; CHECK-LABEL: vrem_vx_v4i16_unmasked:
 302 ; CHECK:       # %bb.0:
 303 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf2, ta, ma
 304 ; CHECK-NEXT:    vrem.vx v8, v8, a0
 305 ; CHECK-NEXT:    ret
 306   %elt.head = insertelement <4 x i16> poison, i16 %b, i32 0
 307   %vb = shufflevector <4 x i16> %elt.head, <4 x i16> poison, <4 x i32> zeroinitializer
 308   %v = call <4 x i16> @llvm.vp.srem.v4i16(<4 x i16> %va, <4 x i16> %vb, <4 x i1> splat (i1 true), i32 %evl)
 309   ret <4 x i16> %v
 310 }
 311
 312 declare <8 x i16> @llvm.vp.srem.v8i16(<8 x i16>, <8 x i16>, <8 x i1>, i32)
 313
 314 define <8 x i16> @vrem_vv_v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 zeroext %evl) {
 315 ; CHECK-LABEL: vrem_vv_v8i16:
 316 ; CHECK:       # %bb.0:
 317 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, ta, ma
 318 ; CHECK-NEXT:    vrem.vv v8, v8, v9, v0.t
 319 ; CHECK-NEXT:    ret
 320   %v = call <8 x i16> @llvm.vp.srem.v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 %evl)
 321   ret <8 x i16> %v
 322 }
 323
 324 define <8 x i16> @vrem_vv_v8i16_unmasked(<8 x i16> %va, <8 x i16> %b, i32 zeroext %evl) {
 325 ; CHECK-LABEL: vrem_vv_v8i16_unmasked:
 326 ; CHECK:       # %bb.0:
 327 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, ta, ma
 328 ; CHECK-NEXT:    vrem.vv v8, v8, v9
 329 ; CHECK-NEXT:    ret
 330   %v = call <8 x i16> @llvm.vp.srem.v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> splat (i1 true), i32 %evl)
 331   ret <8 x i16> %v
 332 }
 333
 334 define <8 x i16> @vrem_vx_v8i16(<8 x i16> %va, i16 %b, <8 x i1> %m, i32 zeroext %evl) {
 335 ; CHECK-LABEL: vrem_vx_v8i16:
 336 ; CHECK:       # %bb.0:
 337 ; CHECK-NEXT:    vsetvli zero, a1, e16, m1, ta, ma
 338 ; CHECK-NEXT:    vrem.vx v8, v8, a0, v0.t
 339 ; CHECK-NEXT:    ret
 340   %elt.head = insertelement <8 x i16> poison, i16 %b, i32 0
 341   %vb = shufflevector <8 x i16> %elt.head, <8 x i16> poison, <8 x i32> zeroinitializer
 342   %v = call <8 x i16> @llvm.vp.srem.v8i16(<8 x i16> %va, <8 x i16> %vb, <8 x i1> %m, i32 %evl)
 343   ret <8 x i16> %v
 344 }
 345
 346 define <8 x i16> @vrem_vx_v8i16_unmasked(<8 x i16> %va, i16 %b, i32 zeroext %evl) {
 347 ; CHECK-LABEL: vrem_vx_v8i16_unmasked:
 348 ; CHECK:       # %bb.0:
 349 ; CHECK-NEXT:    vsetvli zero, a1, e16, m1, ta, ma
 350 ; CHECK-NEXT:    vrem.vx v8, v8, a0
 351 ; CHECK-NEXT:    ret
 352   %elt.head = insertelement <8 x i16> poison, i16 %b, i32 0
 353   %vb = shufflevector <8 x i16> %elt.head, <8 x i16> poison, <8 x i32> zeroinitializer
 354   %v = call <8 x i16> @llvm.vp.srem.v8i16(<8 x i16> %va, <8 x i16> %vb, <8 x i1> splat (i1 true), i32 %evl)
 355   ret <8 x i16> %v
 356 }
 357
 358 declare <16 x i16> @llvm.vp.srem.v16i16(<16 x i16>, <16 x i16>, <16 x i1>, i32)
 359
 360 define <16 x i16> @vrem_vv_v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 zeroext %evl) {
 361 ; CHECK-LABEL: vrem_vv_v16i16:
 362 ; CHECK:       # %bb.0:
 363 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, ta, ma
 364 ; CHECK-NEXT:    vrem.vv v8, v8, v10, v0.t
 365 ; CHECK-NEXT:    ret
 366   %v = call <16 x i16> @llvm.vp.srem.v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 %evl)
 367   ret <16 x i16> %v
 368 }
 369
 370 define <16 x i16> @vrem_vv_v16i16_unmasked(<16 x i16> %va, <16 x i16> %b, i32 zeroext %evl) {
 371 ; CHECK-LABEL: vrem_vv_v16i16_unmasked:
 372 ; CHECK:       # %bb.0:
 373 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, ta, ma
 374 ; CHECK-NEXT:    vrem.vv v8, v8, v10
 375 ; CHECK-NEXT:    ret
 376   %v = call <16 x i16> @llvm.vp.srem.v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> splat (i1 true), i32 %evl)
 377   ret <16 x i16> %v
 378 }
 379
 380 define <16 x i16> @vrem_vx_v16i16(<16 x i16> %va, i16 %b, <16 x i1> %m, i32 zeroext %evl) {
 381 ; CHECK-LABEL: vrem_vx_v16i16:
 382 ; CHECK:       # %bb.0:
 383 ; CHECK-NEXT:    vsetvli zero, a1, e16, m2, ta, ma
 384 ; CHECK-NEXT:    vrem.vx v8, v8, a0, v0.t
 385 ; CHECK-NEXT:    ret
 386   %elt.head = insertelement <16 x i16> poison, i16 %b, i32 0
 387   %vb = shufflevector <16 x i16> %elt.head, <16 x i16> poison, <16 x i32> zeroinitializer
 388   %v = call <16 x i16> @llvm.vp.srem.v16i16(<16 x i16> %va, <16 x i16> %vb, <16 x i1> %m, i32 %evl)
 389   ret <16 x i16> %v
 390 }
 391
 392 define <16 x i16> @vrem_vx_v16i16_unmasked(<16 x i16> %va, i16 %b, i32 zeroext %evl) {
 393 ; CHECK-LABEL: vrem_vx_v16i16_unmasked:
 394 ; CHECK:       # %bb.0:
 395 ; CHECK-NEXT:    vsetvli zero, a1, e16, m2, ta, ma
 396 ; CHECK-NEXT:    vrem.vx v8, v8, a0
 397 ; CHECK-NEXT:    ret
 398   %elt.head = insertelement <16 x i16> poison, i16 %b, i32 0
 399   %vb = shufflevector <16 x i16> %elt.head, <16 x i16> poison, <16 x i32> zeroinitializer
 400   %v = call <16 x i16> @llvm.vp.srem.v16i16(<16 x i16> %va, <16 x i16> %vb, <16 x i1> splat (i1 true), i32 %evl)
 401   ret <16 x i16> %v
 402 }
 403
 404 declare <2 x i32> @llvm.vp.srem.v2i32(<2 x i32>, <2 x i32>, <2 x i1>, i32)
 405
 406 define <2 x i32> @vrem_vv_v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 zeroext %evl) {
 407 ; CHECK-LABEL: vrem_vv_v2i32:
 408 ; CHECK:       # %bb.0:
 409 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, ta, ma
 410 ; CHECK-NEXT:    vrem.vv v8, v8, v9, v0.t
 411 ; CHECK-NEXT:    ret
 412   %v = call <2 x i32> @llvm.vp.srem.v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 %evl)
 413   ret <2 x i32> %v
 414 }
 415
 416 define <2 x i32> @vrem_vv_v2i32_unmasked(<2 x i32> %va, <2 x i32> %b, i32 zeroext %evl) {
 417 ; CHECK-LABEL: vrem_vv_v2i32_unmasked:
 418 ; CHECK:       # %bb.0:
 419 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, ta, ma
 420 ; CHECK-NEXT:    vrem.vv v8, v8, v9
 421 ; CHECK-NEXT:    ret
 422   %v = call <2 x i32> @llvm.vp.srem.v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> splat (i1 true), i32 %evl)
 423   ret <2 x i32> %v
 424 }
 425
 426 define <2 x i32> @vrem_vx_v2i32(<2 x i32> %va, i32 %b, <2 x i1> %m, i32 zeroext %evl) {
 427 ; CHECK-LABEL: vrem_vx_v2i32:
 428 ; CHECK:       # %bb.0:
 429 ; CHECK-NEXT:    vsetvli zero, a1, e32, mf2, ta, ma
 430 ; CHECK-NEXT:    vrem.vx v8, v8, a0, v0.t
 431 ; CHECK-NEXT:    ret
 432   %elt.head = insertelement <2 x i32> poison, i32 %b, i32 0
 433   %vb = shufflevector <2 x i32> %elt.head, <2 x i32> poison, <2 x i32> zeroinitializer
 434   %v = call <2 x i32> @llvm.vp.srem.v2i32(<2 x i32> %va, <2 x i32> %vb, <2 x i1> %m, i32 %evl)
 435   ret <2 x i32> %v
 436 }
 437
 438 define <2 x i32> @vrem_vx_v2i32_unmasked(<2 x i32> %va, i32 %b, i32 zeroext %evl) {
 439 ; CHECK-LABEL: vrem_vx_v2i32_unmasked:
 440 ; CHECK:       # %bb.0:
 441 ; CHECK-NEXT:    vsetvli zero, a1, e32, mf2, ta, ma
 442 ; CHECK-NEXT:    vrem.vx v8, v8, a0
 443 ; CHECK-NEXT:    ret
 444   %elt.head = insertelement <2 x i32> poison, i32 %b, i32 0
 445   %vb = shufflevector <2 x i32> %elt.head, <2 x i32> poison, <2 x i32> zeroinitializer
 446   %v = call <2 x i32> @llvm.vp.srem.v2i32(<2 x i32> %va, <2 x i32> %vb, <2 x i1> splat (i1 true), i32 %evl)
 447   ret <2 x i32> %v
 448 }
 449
 450 declare <4 x i32> @llvm.vp.srem.v4i32(<4 x i32>, <4 x i32>, <4 x i1>, i32)
 451
 452 define <4 x i32> @vrem_vv_v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 zeroext %evl) {
 453 ; CHECK-LABEL: vrem_vv_v4i32:
 454 ; CHECK:       # %bb.0:
 455 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 456 ; CHECK-NEXT:    vrem.vv v8, v8, v9, v0.t
 457 ; CHECK-NEXT:    ret
 458   %v = call <4 x i32> @llvm.vp.srem.v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 %evl)
 459   ret <4 x i32> %v
 460 }
 461
 462 define <4 x i32> @vrem_vv_v4i32_unmasked(<4 x i32> %va, <4 x i32> %b, i32 zeroext %evl) {
 463 ; CHECK-LABEL: vrem_vv_v4i32_unmasked:
 464 ; CHECK:       # %bb.0:
 465 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 466 ; CHECK-NEXT:    vrem.vv v8, v8, v9
 467 ; CHECK-NEXT:    ret
 468   %v = call <4 x i32> @llvm.vp.srem.v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> splat (i1 true), i32 %evl)
 469   ret <4 x i32> %v
 470 }
 471
 472 define <4 x i32> @vrem_vx_v4i32(<4 x i32> %va, i32 %b, <4 x i1> %m, i32 zeroext %evl) {
 473 ; CHECK-LABEL: vrem_vx_v4i32:
 474 ; CHECK:       # %bb.0:
 475 ; CHECK-NEXT:    vsetvli zero, a1, e32, m1, ta, ma
 476 ; CHECK-NEXT:    vrem.vx v8, v8, a0, v0.t
 477 ; CHECK-NEXT:    ret
 478   %elt.head = insertelement <4 x i32> poison, i32 %b, i32 0
 479   %vb = shufflevector <4 x i32> %elt.head, <4 x i32> poison, <4 x i32> zeroinitializer
 480   %v = call <4 x i32> @llvm.vp.srem.v4i32(<4 x i32> %va, <4 x i32> %vb, <4 x i1> %m, i32 %evl)
 481   ret <4 x i32> %v
 482 }
 483
 484 define <4 x i32> @vrem_vx_v4i32_unmasked(<4 x i32> %va, i32 %b, i32 zeroext %evl) {
 485 ; CHECK-LABEL: vrem_vx_v4i32_unmasked:
 486 ; CHECK:       # %bb.0:
 487 ; CHECK-NEXT:    vsetvli zero, a1, e32, m1, ta, ma
 488 ; CHECK-NEXT:    vrem.vx v8, v8, a0
 489 ; CHECK-NEXT:    ret
 490   %elt.head = insertelement <4 x i32> poison, i32 %b, i32 0
 491   %vb = shufflevector <4 x i32> %elt.head, <4 x i32> poison, <4 x i32> zeroinitializer
 492   %v = call <4 x i32> @llvm.vp.srem.v4i32(<4 x i32> %va, <4 x i32> %vb, <4 x i1> splat (i1 true), i32 %evl)
 493   ret <4 x i32> %v
 494 }
 495
 496 declare <8 x i32> @llvm.vp.srem.v8i32(<8 x i32>, <8 x i32>, <8 x i1>, i32)
 497
 498 define <8 x i32> @vrem_vv_v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 zeroext %evl) {
 499 ; CHECK-LABEL: vrem_vv_v8i32:
 500 ; CHECK:       # %bb.0:
 501 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
 502 ; CHECK-NEXT:    vrem.vv v8, v8, v10, v0.t
 503 ; CHECK-NEXT:    ret
 504   %v = call <8 x i32> @llvm.vp.srem.v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 %evl)
 505   ret <8 x i32> %v
 506 }
 507
 508 define <8 x i32> @vrem_vv_v8i32_unmasked(<8 x i32> %va, <8 x i32> %b, i32 zeroext %evl) {
 509 ; CHECK-LABEL: vrem_vv_v8i32_unmasked:
 510 ; CHECK:       # %bb.0:
 511 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
 512 ; CHECK-NEXT:    vrem.vv v8, v8, v10
 513 ; CHECK-NEXT:    ret
 514   %v = call <8 x i32> @llvm.vp.srem.v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> splat (i1 true), i32 %evl)
 515   ret <8 x i32> %v
 516 }
 517
 518 define <8 x i32> @vrem_vx_v8i32(<8 x i32> %va, i32 %b, <8 x i1> %m, i32 zeroext %evl) {
 519 ; CHECK-LABEL: vrem_vx_v8i32:
 520 ; CHECK:       # %bb.0:
 521 ; CHECK-NEXT:    vsetvli zero, a1, e32, m2, ta, ma
 522 ; CHECK-NEXT:    vrem.vx v8, v8, a0, v0.t
 523 ; CHECK-NEXT:    ret
 524   %elt.head = insertelement <8 x i32> poison, i32 %b, i32 0
 525   %vb = shufflevector <8 x i32> %elt.head, <8 x i32> poison, <8 x i32> zeroinitializer
 526   %v = call <8 x i32> @llvm.vp.srem.v8i32(<8 x i32> %va, <8 x i32> %vb, <8 x i1> %m, i32 %evl)
 527   ret <8 x i32> %v
 528 }
 529
 530 define <8 x i32> @vrem_vx_v8i32_unmasked(<8 x i32> %va, i32 %b, i32 zeroext %evl) {
 531 ; CHECK-LABEL: vrem_vx_v8i32_unmasked:
 532 ; CHECK:       # %bb.0:
 533 ; CHECK-NEXT:    vsetvli zero, a1, e32, m2, ta, ma
 534 ; CHECK-NEXT:    vrem.vx v8, v8, a0
 535 ; CHECK-NEXT:    ret
 536   %elt.head = insertelement <8 x i32> poison, i32 %b, i32 0
 537   %vb = shufflevector <8 x i32> %elt.head, <8 x i32> poison, <8 x i32> zeroinitializer
 538   %v = call <8 x i32> @llvm.vp.srem.v8i32(<8 x i32> %va, <8 x i32> %vb, <8 x i1> splat (i1 true), i32 %evl)
 539   ret <8 x i32> %v
 540 }
 541
 542 declare <16 x i32> @llvm.vp.srem.v16i32(<16 x i32>, <16 x i32>, <16 x i1>, i32)
 543
 544 define <16 x i32> @vrem_vv_v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 zeroext %evl) {
 545 ; CHECK-LABEL: vrem_vv_v16i32:
 546 ; CHECK:       # %bb.0:
 547 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, ta, ma
 548 ; CHECK-NEXT:    vrem.vv v8, v8, v12, v0.t
 549 ; CHECK-NEXT:    ret
 550   %v = call <16 x i32> @llvm.vp.srem.v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 %evl)
 551   ret <16 x i32> %v
 552 }
 553
 554 define <16 x i32> @vrem_vv_v16i32_unmasked(<16 x i32> %va, <16 x i32> %b, i32 zeroext %evl) {
 555 ; CHECK-LABEL: vrem_vv_v16i32_unmasked:
 556 ; CHECK:       # %bb.0:
 557 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, ta, ma
 558 ; CHECK-NEXT:    vrem.vv v8, v8, v12
 559 ; CHECK-NEXT:    ret
 560   %v = call <16 x i32> @llvm.vp.srem.v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> splat (i1 true), i32 %evl)
 561   ret <16 x i32> %v
 562 }
 563
 564 define <16 x i32> @vrem_vx_v16i32(<16 x i32> %va, i32 %b, <16 x i1> %m, i32 zeroext %evl) {
 565 ; CHECK-LABEL: vrem_vx_v16i32:
 566 ; CHECK:       # %bb.0:
 567 ; CHECK-NEXT:    vsetvli zero, a1, e32, m4, ta, ma
 568 ; CHECK-NEXT:    vrem.vx v8, v8, a0, v0.t
 569 ; CHECK-NEXT:    ret
 570   %elt.head = insertelement <16 x i32> poison, i32 %b, i32 0
 571   %vb = shufflevector <16 x i32> %elt.head, <16 x i32> poison, <16 x i32> zeroinitializer
 572   %v = call <16 x i32> @llvm.vp.srem.v16i32(<16 x i32> %va, <16 x i32> %vb, <16 x i1> %m, i32 %evl)
 573   ret <16 x i32> %v
 574 }
 575
 576 define <16 x i32> @vrem_vx_v16i32_unmasked(<16 x i32> %va, i32 %b, i32 zeroext %evl) {
 577 ; CHECK-LABEL: vrem_vx_v16i32_unmasked:
 578 ; CHECK:       # %bb.0:
 579 ; CHECK-NEXT:    vsetvli zero, a1, e32, m4, ta, ma
 580 ; CHECK-NEXT:    vrem.vx v8, v8, a0
 581 ; CHECK-NEXT:    ret
 582   %elt.head = insertelement <16 x i32> poison, i32 %b, i32 0
 583   %vb = shufflevector <16 x i32> %elt.head, <16 x i32> poison, <16 x i32> zeroinitializer
 584   %v = call <16 x i32> @llvm.vp.srem.v16i32(<16 x i32> %va, <16 x i32> %vb, <16 x i1> splat (i1 true), i32 %evl)
 585   ret <16 x i32> %v
 586 }
 587
 588 declare <2 x i64> @llvm.vp.srem.v2i64(<2 x i64>, <2 x i64>, <2 x i1>, i32)
 589
 590 define <2 x i64> @vrem_vv_v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 zeroext %evl) {
 591 ; CHECK-LABEL: vrem_vv_v2i64:
 592 ; CHECK:       # %bb.0:
 593 ; CHECK-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
 594 ; CHECK-NEXT:    vrem.vv v8, v8, v9, v0.t
 595 ; CHECK-NEXT:    ret
 596   %v = call <2 x i64> @llvm.vp.srem.v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 %evl)
 597   ret <2 x i64> %v
 598 }
 599
 600 define <2 x i64> @vrem_vv_v2i64_unmasked(<2 x i64> %va, <2 x i64> %b, i32 zeroext %evl) {
 601 ; CHECK-LABEL: vrem_vv_v2i64_unmasked:
 602 ; CHECK:       # %bb.0:
 603 ; CHECK-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
 604 ; CHECK-NEXT:    vrem.vv v8, v8, v9
 605 ; CHECK-NEXT:    ret
 606   %v = call <2 x i64> @llvm.vp.srem.v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> splat (i1 true), i32 %evl)
 607   ret <2 x i64> %v
 608 }
 609
 610 define <2 x i64> @vrem_vx_v2i64(<2 x i64> %va, i64 %b, <2 x i1> %m, i32 zeroext %evl) {
 611 ; RV32-LABEL: vrem_vx_v2i64:
 612 ; RV32:       # %bb.0:
 613 ; RV32-NEXT:    addi sp, sp, -16
 614 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 615 ; RV32-NEXT:    sw a1, 12(sp)
 616 ; RV32-NEXT:    sw a0, 8(sp)
 617 ; RV32-NEXT:    addi a0, sp, 8
 618 ; RV32-NEXT:    vsetivli zero, 2, e64, m1, ta, ma
 619 ; RV32-NEXT:    vlse64.v v9, (a0), zero
 620 ; RV32-NEXT:    vsetvli zero, a2, e64, m1, ta, ma
 621 ; RV32-NEXT:    vrem.vv v8, v8, v9, v0.t
 622 ; RV32-NEXT:    addi sp, sp, 16
 623 ; RV32-NEXT:    ret
 624 ;
 625 ; RV64-LABEL: vrem_vx_v2i64:
 626 ; RV64:       # %bb.0:
 627 ; RV64-NEXT:    vsetvli zero, a1, e64, m1, ta, ma
 628 ; RV64-NEXT:    vrem.vx v8, v8, a0, v0.t
 629 ; RV64-NEXT:    ret
 630   %elt.head = insertelement <2 x i64> poison, i64 %b, i32 0
 631   %vb = shufflevector <2 x i64> %elt.head, <2 x i64> poison, <2 x i32> zeroinitializer
 632   %v = call <2 x i64> @llvm.vp.srem.v2i64(<2 x i64> %va, <2 x i64> %vb, <2 x i1> %m, i32 %evl)
 633   ret <2 x i64> %v
 634 }
 635
 636 define <2 x i64> @vrem_vx_v2i64_unmasked(<2 x i64> %va, i64 %b, i32 zeroext %evl) {
 637 ; RV32-LABEL: vrem_vx_v2i64_unmasked:
 638 ; RV32:       # %bb.0:
 639 ; RV32-NEXT:    addi sp, sp, -16
 640 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 641 ; RV32-NEXT:    sw a1, 12(sp)
 642 ; RV32-NEXT:    sw a0, 8(sp)
 643 ; RV32-NEXT:    addi a0, sp, 8
 644 ; RV32-NEXT:    vsetivli zero, 2, e64, m1, ta, ma
 645 ; RV32-NEXT:    vlse64.v v9, (a0), zero
 646 ; RV32-NEXT:    vsetvli zero, a2, e64, m1, ta, ma
 647 ; RV32-NEXT:    vrem.vv v8, v8, v9
 648 ; RV32-NEXT:    addi sp, sp, 16
 649 ; RV32-NEXT:    ret
 650 ;
 651 ; RV64-LABEL: vrem_vx_v2i64_unmasked:
 652 ; RV64:       # %bb.0:
 653 ; RV64-NEXT:    vsetvli zero, a1, e64, m1, ta, ma
 654 ; RV64-NEXT:    vrem.vx v8, v8, a0
 655 ; RV64-NEXT:    ret
 656   %elt.head = insertelement <2 x i64> poison, i64 %b, i32 0
 657   %vb = shufflevector <2 x i64> %elt.head, <2 x i64> poison, <2 x i32> zeroinitializer
 658   %v = call <2 x i64> @llvm.vp.srem.v2i64(<2 x i64> %va, <2 x i64> %vb, <2 x i1> splat (i1 true), i32 %evl)
 659   ret <2 x i64> %v
 660 }
 661
 662 declare <4 x i64> @llvm.vp.srem.v4i64(<4 x i64>, <4 x i64>, <4 x i1>, i32)
 663
 664 define <4 x i64> @vrem_vv_v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 zeroext %evl) {
 665 ; CHECK-LABEL: vrem_vv_v4i64:
 666 ; CHECK:       # %bb.0:
 667 ; CHECK-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
 668 ; CHECK-NEXT:    vrem.vv v8, v8, v10, v0.t
 669 ; CHECK-NEXT:    ret
 670   %v = call <4 x i64> @llvm.vp.srem.v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 %evl)
 671   ret <4 x i64> %v
 672 }
 673
 674 define <4 x i64> @vrem_vv_v4i64_unmasked(<4 x i64> %va, <4 x i64> %b, i32 zeroext %evl) {
 675 ; CHECK-LABEL: vrem_vv_v4i64_unmasked:
 676 ; CHECK:       # %bb.0:
 677 ; CHECK-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
 678 ; CHECK-NEXT:    vrem.vv v8, v8, v10
 679 ; CHECK-NEXT:    ret
 680   %v = call <4 x i64> @llvm.vp.srem.v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> splat (i1 true), i32 %evl)
 681   ret <4 x i64> %v
 682 }
 683
 684 define <4 x i64> @vrem_vx_v4i64(<4 x i64> %va, i64 %b, <4 x i1> %m, i32 zeroext %evl) {
 685 ; RV32-LABEL: vrem_vx_v4i64:
 686 ; RV32:       # %bb.0:
 687 ; RV32-NEXT:    addi sp, sp, -16
 688 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 689 ; RV32-NEXT:    sw a1, 12(sp)
 690 ; RV32-NEXT:    sw a0, 8(sp)
 691 ; RV32-NEXT:    addi a0, sp, 8
 692 ; RV32-NEXT:    vsetivli zero, 4, e64, m2, ta, ma
 693 ; RV32-NEXT:    vlse64.v v10, (a0), zero
 694 ; RV32-NEXT:    vsetvli zero, a2, e64, m2, ta, ma
 695 ; RV32-NEXT:    vrem.vv v8, v8, v10, v0.t
 696 ; RV32-NEXT:    addi sp, sp, 16
 697 ; RV32-NEXT:    ret
 698 ;
 699 ; RV64-LABEL: vrem_vx_v4i64:
 700 ; RV64:       # %bb.0:
 701 ; RV64-NEXT:    vsetvli zero, a1, e64, m2, ta, ma
 702 ; RV64-NEXT:    vrem.vx v8, v8, a0, v0.t
 703 ; RV64-NEXT:    ret
 704   %elt.head = insertelement <4 x i64> poison, i64 %b, i32 0
 705   %vb = shufflevector <4 x i64> %elt.head, <4 x i64> poison, <4 x i32> zeroinitializer
 706   %v = call <4 x i64> @llvm.vp.srem.v4i64(<4 x i64> %va, <4 x i64> %vb, <4 x i1> %m, i32 %evl)
 707   ret <4 x i64> %v
 708 }
 709
 710 define <4 x i64> @vrem_vx_v4i64_unmasked(<4 x i64> %va, i64 %b, i32 zeroext %evl) {
 711 ; RV32-LABEL: vrem_vx_v4i64_unmasked:
 712 ; RV32:       # %bb.0:
 713 ; RV32-NEXT:    addi sp, sp, -16
 714 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 715 ; RV32-NEXT:    sw a1, 12(sp)
 716 ; RV32-NEXT:    sw a0, 8(sp)
 717 ; RV32-NEXT:    addi a0, sp, 8
 718 ; RV32-NEXT:    vsetivli zero, 4, e64, m2, ta, ma
 719 ; RV32-NEXT:    vlse64.v v10, (a0), zero
 720 ; RV32-NEXT:    vsetvli zero, a2, e64, m2, ta, ma
 721 ; RV32-NEXT:    vrem.vv v8, v8, v10
 722 ; RV32-NEXT:    addi sp, sp, 16
 723 ; RV32-NEXT:    ret
 724 ;
 725 ; RV64-LABEL: vrem_vx_v4i64_unmasked:
 726 ; RV64:       # %bb.0:
 727 ; RV64-NEXT:    vsetvli zero, a1, e64, m2, ta, ma
 728 ; RV64-NEXT:    vrem.vx v8, v8, a0
 729 ; RV64-NEXT:    ret
 730   %elt.head = insertelement <4 x i64> poison, i64 %b, i32 0
 731   %vb = shufflevector <4 x i64> %elt.head, <4 x i64> poison, <4 x i32> zeroinitializer
 732   %v = call <4 x i64> @llvm.vp.srem.v4i64(<4 x i64> %va, <4 x i64> %vb, <4 x i1> splat (i1 true), i32 %evl)
 733   ret <4 x i64> %v
 734 }
 735
 736 declare <8 x i64> @llvm.vp.srem.v8i64(<8 x i64>, <8 x i64>, <8 x i1>, i32)
 737
 738 define <8 x i64> @vrem_vv_v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 zeroext %evl) {
 739 ; CHECK-LABEL: vrem_vv_v8i64:
 740 ; CHECK:       # %bb.0:
 741 ; CHECK-NEXT:    vsetvli zero, a0, e64, m4, ta, ma
 742 ; CHECK-NEXT:    vrem.vv v8, v8, v12, v0.t
 743 ; CHECK-NEXT:    ret
 744   %v = call <8 x i64> @llvm.vp.srem.v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 %evl)
 745   ret <8 x i64> %v
 746 }
 747
 748 define <8 x i64> @vrem_vv_v8i64_unmasked(<8 x i64> %va, <8 x i64> %b, i32 zeroext %evl) {
 749 ; CHECK-LABEL: vrem_vv_v8i64_unmasked:
 750 ; CHECK:       # %bb.0:
 751 ; CHECK-NEXT:    vsetvli zero, a0, e64, m4, ta, ma
 752 ; CHECK-NEXT:    vrem.vv v8, v8, v12
 753 ; CHECK-NEXT:    ret
 754   %v = call <8 x i64> @llvm.vp.srem.v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> splat (i1 true), i32 %evl)
 755   ret <8 x i64> %v
 756 }
 757
 758 define <8 x i64> @vrem_vx_v8i64(<8 x i64> %va, i64 %b, <8 x i1> %m, i32 zeroext %evl) {
 759 ; RV32-LABEL: vrem_vx_v8i64:
 760 ; RV32:       # %bb.0:
 761 ; RV32-NEXT:    addi sp, sp, -16
 762 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 763 ; RV32-NEXT:    sw a1, 12(sp)
 764 ; RV32-NEXT:    sw a0, 8(sp)
 765 ; RV32-NEXT:    addi a0, sp, 8
 766 ; RV32-NEXT:    vsetivli zero, 8, e64, m4, ta, ma
 767 ; RV32-NEXT:    vlse64.v v12, (a0), zero
 768 ; RV32-NEXT:    vsetvli zero, a2, e64, m4, ta, ma
 769 ; RV32-NEXT:    vrem.vv v8, v8, v12, v0.t
 770 ; RV32-NEXT:    addi sp, sp, 16
 771 ; RV32-NEXT:    ret
 772 ;
 773 ; RV64-LABEL: vrem_vx_v8i64:
 774 ; RV64:       # %bb.0:
 775 ; RV64-NEXT:    vsetvli zero, a1, e64, m4, ta, ma
 776 ; RV64-NEXT:    vrem.vx v8, v8, a0, v0.t
 777 ; RV64-NEXT:    ret
 778   %elt.head = insertelement <8 x i64> poison, i64 %b, i32 0
 779   %vb = shufflevector <8 x i64> %elt.head, <8 x i64> poison, <8 x i32> zeroinitializer
 780   %v = call <8 x i64> @llvm.vp.srem.v8i64(<8 x i64> %va, <8 x i64> %vb, <8 x i1> %m, i32 %evl)
 781   ret <8 x i64> %v
 782 }
 783
 784 define <8 x i64> @vrem_vx_v8i64_unmasked(<8 x i64> %va, i64 %b, i32 zeroext %evl) {
 785 ; RV32-LABEL: vrem_vx_v8i64_unmasked:
 786 ; RV32:       # %bb.0:
 787 ; RV32-NEXT:    addi sp, sp, -16
 788 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 789 ; RV32-NEXT:    sw a1, 12(sp)
 790 ; RV32-NEXT:    sw a0, 8(sp)
 791 ; RV32-NEXT:    addi a0, sp, 8
 792 ; RV32-NEXT:    vsetivli zero, 8, e64, m4, ta, ma
 793 ; RV32-NEXT:    vlse64.v v12, (a0), zero
 794 ; RV32-NEXT:    vsetvli zero, a2, e64, m4, ta, ma
 795 ; RV32-NEXT:    vrem.vv v8, v8, v12
 796 ; RV32-NEXT:    addi sp, sp, 16
 797 ; RV32-NEXT:    ret
 798 ;
 799 ; RV64-LABEL: vrem_vx_v8i64_unmasked:
 800 ; RV64:       # %bb.0:
 801 ; RV64-NEXT:    vsetvli zero, a1, e64, m4, ta, ma
 802 ; RV64-NEXT:    vrem.vx v8, v8, a0
 803 ; RV64-NEXT:    ret
 804   %elt.head = insertelement <8 x i64> poison, i64 %b, i32 0
 805   %vb = shufflevector <8 x i64> %elt.head, <8 x i64> poison, <8 x i32> zeroinitializer
 806   %v = call <8 x i64> @llvm.vp.srem.v8i64(<8 x i64> %va, <8 x i64> %vb, <8 x i1> splat (i1 true), i32 %evl)
 807   ret <8 x i64> %v
 808 }
 809
 810 declare <16 x i64> @llvm.vp.srem.v16i64(<16 x i64>, <16 x i64>, <16 x i1>, i32)
 811
 812 define <16 x i64> @vrem_vv_v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 zeroext %evl) {
 813 ; CHECK-LABEL: vrem_vv_v16i64:
 814 ; CHECK:       # %bb.0:
 815 ; CHECK-NEXT:    vsetvli zero, a0, e64, m8, ta, ma
 816 ; CHECK-NEXT:    vrem.vv v8, v8, v16, v0.t
 817 ; CHECK-NEXT:    ret
 818   %v = call <16 x i64> @llvm.vp.srem.v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 %evl)
 819   ret <16 x i64> %v
 820 }
 821
 822 define <16 x i64> @vrem_vv_v16i64_unmasked(<16 x i64> %va, <16 x i64> %b, i32 zeroext %evl) {
 823 ; CHECK-LABEL: vrem_vv_v16i64_unmasked:
 824 ; CHECK:       # %bb.0:
 825 ; CHECK-NEXT:    vsetvli zero, a0, e64, m8, ta, ma
 826 ; CHECK-NEXT:    vrem.vv v8, v8, v16
 827 ; CHECK-NEXT:    ret
 828   %v = call <16 x i64> @llvm.vp.srem.v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> splat (i1 true), i32 %evl)
 829   ret <16 x i64> %v
 830 }
 831
 832 define <16 x i64> @vrem_vx_v16i64(<16 x i64> %va, i64 %b, <16 x i1> %m, i32 zeroext %evl) {
 833 ; RV32-LABEL: vrem_vx_v16i64:
 834 ; RV32:       # %bb.0:
 835 ; RV32-NEXT:    addi sp, sp, -16
 836 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 837 ; RV32-NEXT:    sw a1, 12(sp)
 838 ; RV32-NEXT:    sw a0, 8(sp)
 839 ; RV32-NEXT:    addi a0, sp, 8
 840 ; RV32-NEXT:    vsetivli zero, 16, e64, m8, ta, ma
 841 ; RV32-NEXT:    vlse64.v v16, (a0), zero
 842 ; RV32-NEXT:    vsetvli zero, a2, e64, m8, ta, ma
 843 ; RV32-NEXT:    vrem.vv v8, v8, v16, v0.t
 844 ; RV32-NEXT:    addi sp, sp, 16
 845 ; RV32-NEXT:    ret
 846 ;
 847 ; RV64-LABEL: vrem_vx_v16i64:
 848 ; RV64:       # %bb.0:
 849 ; RV64-NEXT:    vsetvli zero, a1, e64, m8, ta, ma
 850 ; RV64-NEXT:    vrem.vx v8, v8, a0, v0.t
 851 ; RV64-NEXT:    ret
 852   %elt.head = insertelement <16 x i64> poison, i64 %b, i32 0
 853   %vb = shufflevector <16 x i64> %elt.head, <16 x i64> poison, <16 x i32> zeroinitializer
 854   %v = call <16 x i64> @llvm.vp.srem.v16i64(<16 x i64> %va, <16 x i64> %vb, <16 x i1> %m, i32 %evl)
 855   ret <16 x i64> %v
 856 }
 857
 858 define <16 x i64> @vrem_vx_v16i64_unmasked(<16 x i64> %va, i64 %b, i32 zeroext %evl) {
 859 ; RV32-LABEL: vrem_vx_v16i64_unmasked:
 860 ; RV32:       # %bb.0:
 861 ; RV32-NEXT:    addi sp, sp, -16
 862 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 863 ; RV32-NEXT:    sw a1, 12(sp)
 864 ; RV32-NEXT:    sw a0, 8(sp)
 865 ; RV32-NEXT:    addi a0, sp, 8
 866 ; RV32-NEXT:    vsetivli zero, 16, e64, m8, ta, ma
 867 ; RV32-NEXT:    vlse64.v v16, (a0), zero
 868 ; RV32-NEXT:    vsetvli zero, a2, e64, m8, ta, ma
 869 ; RV32-NEXT:    vrem.vv v8, v8, v16
 870 ; RV32-NEXT:    addi sp, sp, 16
 871 ; RV32-NEXT:    ret
 872 ;
 873 ; RV64-LABEL: vrem_vx_v16i64_unmasked:
 874 ; RV64:       # %bb.0:
 875 ; RV64-NEXT:    vsetvli zero, a1, e64, m8, ta, ma
 876 ; RV64-NEXT:    vrem.vx v8, v8, a0
 877 ; RV64-NEXT:    ret
 878   %elt.head = insertelement <16 x i64> poison, i64 %b, i32 0
 879   %vb = shufflevector <16 x i64> %elt.head, <16 x i64> poison, <16 x i32> zeroinitializer
 880   %v = call <16 x i64> @llvm.vp.srem.v16i64(<16 x i64> %va, <16 x i64> %vb, <16 x i1> splat (i1 true), i32 %evl)
 881   ret <16 x i64> %v
 882 }