llvm/test/CodeGen/RISCV/rvv/vsitofp-vp.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -mattr=+m,+v,+zfh,+zvfh < %s | FileCheck %s --check-prefixes=CHECK,ZVFH
   3 ; RUN: llc -mtriple=riscv64 -mattr=+m,+v,+zfh,+zvfh < %s | FileCheck %s --check-prefixes=CHECK,ZVFH
   4 ; RUN: llc -mtriple=riscv32 -mattr=+m,+v,+zfh,+zvfhmin < %s | FileCheck %s --check-prefixes=CHECK,ZVFHMIN
   5 ; RUN: llc -mtriple=riscv64 -mattr=+m,+v,+zfh,+zvfhmin < %s | FileCheck %s --check-prefixes=CHECK,ZVFHMIN
   6
   7 declare <vscale x 2 x half> @llvm.vp.sitofp.nxv2f16.nxv2i7(<vscale x 2 x i7>, <vscale x 2 x i1>, i32)
   8
   9 define <vscale x 2 x half> @vsitofp_nxv2f16_nxv2i7(<vscale x 2 x i7> %va, <vscale x 2 x i1> %m, i32 zeroext %evl) {
  10 ; ZVFH-LABEL: vsitofp_nxv2f16_nxv2i7:
  11 ; ZVFH:       # %bb.0:
  12 ; ZVFH-NEXT:    vsetvli a1, zero, e8, mf4, ta, ma
  13 ; ZVFH-NEXT:    vadd.vv v8, v8, v8
  14 ; ZVFH-NEXT:    vsra.vi v9, v8, 1
  15 ; ZVFH-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
  16 ; ZVFH-NEXT:    vfwcvt.f.x.v v8, v9, v0.t
  17 ; ZVFH-NEXT:    ret
  18 ;
  19 ; ZVFHMIN-LABEL: vsitofp_nxv2f16_nxv2i7:
  20 ; ZVFHMIN:       # %bb.0:
  21 ; ZVFHMIN-NEXT:    vsetvli a1, zero, e8, mf4, ta, ma
  22 ; ZVFHMIN-NEXT:    vadd.vv v8, v8, v8
  23 ; ZVFHMIN-NEXT:    vsra.vi v8, v8, 1
  24 ; ZVFHMIN-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
  25 ; ZVFHMIN-NEXT:    vsext.vf2 v9, v8, v0.t
  26 ; ZVFHMIN-NEXT:    vfwcvt.f.x.v v10, v9, v0.t
  27 ; ZVFHMIN-NEXT:    vsetvli a0, zero, e16, mf2, ta, ma
  28 ; ZVFHMIN-NEXT:    vfncvt.f.f.w v8, v10
  29 ; ZVFHMIN-NEXT:    ret
  30   %v = call <vscale x 2 x half> @llvm.vp.sitofp.nxv2f16.nxv2i7(<vscale x 2 x i7> %va, <vscale x 2 x i1> %m, i32 %evl)
  31   ret <vscale x 2 x half> %v
  32 }
  33
  34 declare <vscale x 2 x half> @llvm.vp.sitofp.nxv2f16.nxv2i8(<vscale x 2 x i8>, <vscale x 2 x i1>, i32)
  35
  36 define <vscale x 2 x half> @vsitofp_nxv2f16_nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i1> %m, i32 zeroext %evl) {
  37 ; ZVFH-LABEL: vsitofp_nxv2f16_nxv2i8:
  38 ; ZVFH:       # %bb.0:
  39 ; ZVFH-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
  40 ; ZVFH-NEXT:    vfwcvt.f.x.v v9, v8, v0.t
  41 ; ZVFH-NEXT:    vmv1r.v v8, v9
  42 ; ZVFH-NEXT:    ret
  43 ;
  44 ; ZVFHMIN-LABEL: vsitofp_nxv2f16_nxv2i8:
  45 ; ZVFHMIN:       # %bb.0:
  46 ; ZVFHMIN-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
  47 ; ZVFHMIN-NEXT:    vsext.vf2 v9, v8, v0.t
  48 ; ZVFHMIN-NEXT:    vfwcvt.f.x.v v10, v9, v0.t
  49 ; ZVFHMIN-NEXT:    vsetvli a0, zero, e16, mf2, ta, ma
  50 ; ZVFHMIN-NEXT:    vfncvt.f.f.w v8, v10
  51 ; ZVFHMIN-NEXT:    ret
  52   %v = call <vscale x 2 x half> @llvm.vp.sitofp.nxv2f16.nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i1> %m, i32 %evl)
  53   ret <vscale x 2 x half> %v
  54 }
  55
  56 define <vscale x 2 x half> @vsitofp_nxv2f16_nxv2i8_unmasked(<vscale x 2 x i8> %va, i32 zeroext %evl) {
  57 ; ZVFH-LABEL: vsitofp_nxv2f16_nxv2i8_unmasked:
  58 ; ZVFH:       # %bb.0:
  59 ; ZVFH-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
  60 ; ZVFH-NEXT:    vfwcvt.f.x.v v9, v8
  61 ; ZVFH-NEXT:    vmv1r.v v8, v9
  62 ; ZVFH-NEXT:    ret
  63 ;
  64 ; ZVFHMIN-LABEL: vsitofp_nxv2f16_nxv2i8_unmasked:
  65 ; ZVFHMIN:       # %bb.0:
  66 ; ZVFHMIN-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
  67 ; ZVFHMIN-NEXT:    vsext.vf2 v9, v8
  68 ; ZVFHMIN-NEXT:    vfwcvt.f.x.v v10, v9
  69 ; ZVFHMIN-NEXT:    vsetvli a0, zero, e16, mf2, ta, ma
  70 ; ZVFHMIN-NEXT:    vfncvt.f.f.w v8, v10
  71 ; ZVFHMIN-NEXT:    ret
  72   %v = call <vscale x 2 x half> @llvm.vp.sitofp.nxv2f16.nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i1> splat (i1 true), i32 %evl)
  73   ret <vscale x 2 x half> %v
  74 }
  75
  76 declare <vscale x 2 x half> @llvm.vp.sitofp.nxv2f16.nxv2i16(<vscale x 2 x i16>, <vscale x 2 x i1>, i32)
  77
  78 define <vscale x 2 x half> @vsitofp_nxv2f16_nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i1> %m, i32 zeroext %evl) {
  79 ; ZVFH-LABEL: vsitofp_nxv2f16_nxv2i16:
  80 ; ZVFH:       # %bb.0:
  81 ; ZVFH-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
  82 ; ZVFH-NEXT:    vfcvt.f.x.v v8, v8, v0.t
  83 ; ZVFH-NEXT:    ret
  84 ;
  85 ; ZVFHMIN-LABEL: vsitofp_nxv2f16_nxv2i16:
  86 ; ZVFHMIN:       # %bb.0:
  87 ; ZVFHMIN-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
  88 ; ZVFHMIN-NEXT:    vfwcvt.f.x.v v9, v8, v0.t
  89 ; ZVFHMIN-NEXT:    vsetvli a0, zero, e16, mf2, ta, ma
  90 ; ZVFHMIN-NEXT:    vfncvt.f.f.w v8, v9
  91 ; ZVFHMIN-NEXT:    ret
  92   %v = call <vscale x 2 x half> @llvm.vp.sitofp.nxv2f16.nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i1> %m, i32 %evl)
  93   ret <vscale x 2 x half> %v
  94 }
  95
  96 define <vscale x 2 x half> @vsitofp_nxv2f16_nxv2i16_unmasked(<vscale x 2 x i16> %va, i32 zeroext %evl) {
  97 ; ZVFH-LABEL: vsitofp_nxv2f16_nxv2i16_unmasked:
  98 ; ZVFH:       # %bb.0:
  99 ; ZVFH-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
 100 ; ZVFH-NEXT:    vfcvt.f.x.v v8, v8
 101 ; ZVFH-NEXT:    ret
 102 ;
 103 ; ZVFHMIN-LABEL: vsitofp_nxv2f16_nxv2i16_unmasked:
 104 ; ZVFHMIN:       # %bb.0:
 105 ; ZVFHMIN-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
 106 ; ZVFHMIN-NEXT:    vfwcvt.f.x.v v9, v8
 107 ; ZVFHMIN-NEXT:    vsetvli a0, zero, e16, mf2, ta, ma
 108 ; ZVFHMIN-NEXT:    vfncvt.f.f.w v8, v9
 109 ; ZVFHMIN-NEXT:    ret
 110   %v = call <vscale x 2 x half> @llvm.vp.sitofp.nxv2f16.nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i1> splat (i1 true), i32 %evl)
 111   ret <vscale x 2 x half> %v
 112 }
 113
 114 declare <vscale x 2 x half> @llvm.vp.sitofp.nxv2f16.nxv2i32(<vscale x 2 x i32>, <vscale x 2 x i1>, i32)
 115
 116 define <vscale x 2 x half> @vsitofp_nxv2f16_nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 117 ; ZVFH-LABEL: vsitofp_nxv2f16_nxv2i32:
 118 ; ZVFH:       # %bb.0:
 119 ; ZVFH-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
 120 ; ZVFH-NEXT:    vfncvt.f.x.w v9, v8, v0.t
 121 ; ZVFH-NEXT:    vmv1r.v v8, v9
 122 ; ZVFH-NEXT:    ret
 123 ;
 124 ; ZVFHMIN-LABEL: vsitofp_nxv2f16_nxv2i32:
 125 ; ZVFHMIN:       # %bb.0:
 126 ; ZVFHMIN-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 127 ; ZVFHMIN-NEXT:    vfcvt.f.x.v v9, v8, v0.t
 128 ; ZVFHMIN-NEXT:    vsetvli a0, zero, e16, mf2, ta, ma
 129 ; ZVFHMIN-NEXT:    vfncvt.f.f.w v8, v9
 130 ; ZVFHMIN-NEXT:    ret
 131   %v = call <vscale x 2 x half> @llvm.vp.sitofp.nxv2f16.nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i1> %m, i32 %evl)
 132   ret <vscale x 2 x half> %v
 133 }
 134
 135 define <vscale x 2 x half> @vsitofp_nxv2f16_nxv2i32_unmasked(<vscale x 2 x i32> %va, i32 zeroext %evl) {
 136 ; ZVFH-LABEL: vsitofp_nxv2f16_nxv2i32_unmasked:
 137 ; ZVFH:       # %bb.0:
 138 ; ZVFH-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
 139 ; ZVFH-NEXT:    vfncvt.f.x.w v9, v8
 140 ; ZVFH-NEXT:    vmv1r.v v8, v9
 141 ; ZVFH-NEXT:    ret
 142 ;
 143 ; ZVFHMIN-LABEL: vsitofp_nxv2f16_nxv2i32_unmasked:
 144 ; ZVFHMIN:       # %bb.0:
 145 ; ZVFHMIN-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 146 ; ZVFHMIN-NEXT:    vfcvt.f.x.v v9, v8
 147 ; ZVFHMIN-NEXT:    vsetvli a0, zero, e16, mf2, ta, ma
 148 ; ZVFHMIN-NEXT:    vfncvt.f.f.w v8, v9
 149 ; ZVFHMIN-NEXT:    ret
 150   %v = call <vscale x 2 x half> @llvm.vp.sitofp.nxv2f16.nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i1> splat (i1 true), i32 %evl)
 151   ret <vscale x 2 x half> %v
 152 }
 153
 154 declare <vscale x 2 x half> @llvm.vp.sitofp.nxv2f16.nxv2i64(<vscale x 2 x i64>, <vscale x 2 x i1>, i32)
 155
 156 define <vscale x 2 x half> @vsitofp_nxv2f16_nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 157 ; ZVFH-LABEL: vsitofp_nxv2f16_nxv2i64:
 158 ; ZVFH:       # %bb.0:
 159 ; ZVFH-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 160 ; ZVFH-NEXT:    vfncvt.f.x.w v10, v8, v0.t
 161 ; ZVFH-NEXT:    vsetvli zero, zero, e16, mf2, ta, ma
 162 ; ZVFH-NEXT:    vfncvt.f.f.w v8, v10, v0.t
 163 ; ZVFH-NEXT:    ret
 164 ;
 165 ; ZVFHMIN-LABEL: vsitofp_nxv2f16_nxv2i64:
 166 ; ZVFHMIN:       # %bb.0:
 167 ; ZVFHMIN-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 168 ; ZVFHMIN-NEXT:    vfncvt.f.x.w v10, v8, v0.t
 169 ; ZVFHMIN-NEXT:    vsetvli a0, zero, e16, mf2, ta, ma
 170 ; ZVFHMIN-NEXT:    vfncvt.f.f.w v8, v10
 171 ; ZVFHMIN-NEXT:    ret
 172   %v = call <vscale x 2 x half> @llvm.vp.sitofp.nxv2f16.nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i1> %m, i32 %evl)
 173   ret <vscale x 2 x half> %v
 174 }
 175
 176 define <vscale x 2 x half> @vsitofp_nxv2f16_nxv2i64_unmasked(<vscale x 2 x i64> %va, i32 zeroext %evl) {
 177 ; ZVFH-LABEL: vsitofp_nxv2f16_nxv2i64_unmasked:
 178 ; ZVFH:       # %bb.0:
 179 ; ZVFH-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 180 ; ZVFH-NEXT:    vfncvt.f.x.w v10, v8
 181 ; ZVFH-NEXT:    vsetvli zero, zero, e16, mf2, ta, ma
 182 ; ZVFH-NEXT:    vfncvt.f.f.w v8, v10
 183 ; ZVFH-NEXT:    ret
 184 ;
 185 ; ZVFHMIN-LABEL: vsitofp_nxv2f16_nxv2i64_unmasked:
 186 ; ZVFHMIN:       # %bb.0:
 187 ; ZVFHMIN-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 188 ; ZVFHMIN-NEXT:    vfncvt.f.x.w v10, v8
 189 ; ZVFHMIN-NEXT:    vsetvli a0, zero, e16, mf2, ta, ma
 190 ; ZVFHMIN-NEXT:    vfncvt.f.f.w v8, v10
 191 ; ZVFHMIN-NEXT:    ret
 192   %v = call <vscale x 2 x half> @llvm.vp.sitofp.nxv2f16.nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i1> splat (i1 true), i32 %evl)
 193   ret <vscale x 2 x half> %v
 194 }
 195
 196 declare <vscale x 2 x float> @llvm.vp.sitofp.nxv2f32.nxv2i8(<vscale x 2 x i8>, <vscale x 2 x i1>, i32)
 197
 198 define <vscale x 2 x float> @vsitofp_nxv2f32_nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 199 ; CHECK-LABEL: vsitofp_nxv2f32_nxv2i8:
 200 ; CHECK:       # %bb.0:
 201 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
 202 ; CHECK-NEXT:    vsext.vf2 v9, v8, v0.t
 203 ; CHECK-NEXT:    vfwcvt.f.x.v v8, v9, v0.t
 204 ; CHECK-NEXT:    ret
 205   %v = call <vscale x 2 x float> @llvm.vp.sitofp.nxv2f32.nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i1> %m, i32 %evl)
 206   ret <vscale x 2 x float> %v
 207 }
 208
 209 define <vscale x 2 x float> @vsitofp_nxv2f32_nxv2i8_unmasked(<vscale x 2 x i8> %va, i32 zeroext %evl) {
 210 ; CHECK-LABEL: vsitofp_nxv2f32_nxv2i8_unmasked:
 211 ; CHECK:       # %bb.0:
 212 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
 213 ; CHECK-NEXT:    vsext.vf2 v9, v8
 214 ; CHECK-NEXT:    vfwcvt.f.x.v v8, v9
 215 ; CHECK-NEXT:    ret
 216   %v = call <vscale x 2 x float> @llvm.vp.sitofp.nxv2f32.nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i1> splat (i1 true), i32 %evl)
 217   ret <vscale x 2 x float> %v
 218 }
 219
 220 declare <vscale x 2 x float> @llvm.vp.sitofp.nxv2f32.nxv2i16(<vscale x 2 x i16>, <vscale x 2 x i1>, i32)
 221
 222 define <vscale x 2 x float> @vsitofp_nxv2f32_nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 223 ; CHECK-LABEL: vsitofp_nxv2f32_nxv2i16:
 224 ; CHECK:       # %bb.0:
 225 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
 226 ; CHECK-NEXT:    vfwcvt.f.x.v v9, v8, v0.t
 227 ; CHECK-NEXT:    vmv1r.v v8, v9
 228 ; CHECK-NEXT:    ret
 229   %v = call <vscale x 2 x float> @llvm.vp.sitofp.nxv2f32.nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i1> %m, i32 %evl)
 230   ret <vscale x 2 x float> %v
 231 }
 232
 233 define <vscale x 2 x float> @vsitofp_nxv2f32_nxv2i16_unmasked(<vscale x 2 x i16> %va, i32 zeroext %evl) {
 234 ; CHECK-LABEL: vsitofp_nxv2f32_nxv2i16_unmasked:
 235 ; CHECK:       # %bb.0:
 236 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
 237 ; CHECK-NEXT:    vfwcvt.f.x.v v9, v8
 238 ; CHECK-NEXT:    vmv1r.v v8, v9
 239 ; CHECK-NEXT:    ret
 240   %v = call <vscale x 2 x float> @llvm.vp.sitofp.nxv2f32.nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i1> splat (i1 true), i32 %evl)
 241   ret <vscale x 2 x float> %v
 242 }
 243
 244 declare <vscale x 2 x float> @llvm.vp.sitofp.nxv2f32.nxv2i32(<vscale x 2 x i32>, <vscale x 2 x i1>, i32)
 245
 246 define <vscale x 2 x float> @vsitofp_nxv2f32_nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 247 ; CHECK-LABEL: vsitofp_nxv2f32_nxv2i32:
 248 ; CHECK:       # %bb.0:
 249 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 250 ; CHECK-NEXT:    vfcvt.f.x.v v8, v8, v0.t
 251 ; CHECK-NEXT:    ret
 252   %v = call <vscale x 2 x float> @llvm.vp.sitofp.nxv2f32.nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i1> %m, i32 %evl)
 253   ret <vscale x 2 x float> %v
 254 }
 255
 256 define <vscale x 2 x float> @vsitofp_nxv2f32_nxv2i32_unmasked(<vscale x 2 x i32> %va, i32 zeroext %evl) {
 257 ; CHECK-LABEL: vsitofp_nxv2f32_nxv2i32_unmasked:
 258 ; CHECK:       # %bb.0:
 259 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 260 ; CHECK-NEXT:    vfcvt.f.x.v v8, v8
 261 ; CHECK-NEXT:    ret
 262   %v = call <vscale x 2 x float> @llvm.vp.sitofp.nxv2f32.nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i1> splat (i1 true), i32 %evl)
 263   ret <vscale x 2 x float> %v
 264 }
 265
 266 declare <vscale x 2 x float> @llvm.vp.sitofp.nxv2f32.nxv2i64(<vscale x 2 x i64>, <vscale x 2 x i1>, i32)
 267
 268 define <vscale x 2 x float> @vsitofp_nxv2f32_nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 269 ; CHECK-LABEL: vsitofp_nxv2f32_nxv2i64:
 270 ; CHECK:       # %bb.0:
 271 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 272 ; CHECK-NEXT:    vfncvt.f.x.w v10, v8, v0.t
 273 ; CHECK-NEXT:    vmv.v.v v8, v10
 274 ; CHECK-NEXT:    ret
 275   %v = call <vscale x 2 x float> @llvm.vp.sitofp.nxv2f32.nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i1> %m, i32 %evl)
 276   ret <vscale x 2 x float> %v
 277 }
 278
 279 define <vscale x 2 x float> @vsitofp_nxv2f32_nxv2i64_unmasked(<vscale x 2 x i64> %va, i32 zeroext %evl) {
 280 ; CHECK-LABEL: vsitofp_nxv2f32_nxv2i64_unmasked:
 281 ; CHECK:       # %bb.0:
 282 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 283 ; CHECK-NEXT:    vfncvt.f.x.w v10, v8
 284 ; CHECK-NEXT:    vmv.v.v v8, v10
 285 ; CHECK-NEXT:    ret
 286   %v = call <vscale x 2 x float> @llvm.vp.sitofp.nxv2f32.nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i1> splat (i1 true), i32 %evl)
 287   ret <vscale x 2 x float> %v
 288 }
 289
 290 declare <vscale x 2 x double> @llvm.vp.sitofp.nxv2f64.nxv2i8(<vscale x 2 x i8>, <vscale x 2 x i1>, i32)
 291
 292 define <vscale x 2 x double> @vsitofp_nxv2f64_nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 293 ; CHECK-LABEL: vsitofp_nxv2f64_nxv2i8:
 294 ; CHECK:       # %bb.0:
 295 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 296 ; CHECK-NEXT:    vsext.vf4 v10, v8, v0.t
 297 ; CHECK-NEXT:    vfwcvt.f.x.v v8, v10, v0.t
 298 ; CHECK-NEXT:    ret
 299   %v = call <vscale x 2 x double> @llvm.vp.sitofp.nxv2f64.nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i1> %m, i32 %evl)
 300   ret <vscale x 2 x double> %v
 301 }
 302
 303 define <vscale x 2 x double> @vsitofp_nxv2f64_nxv2i8_unmasked(<vscale x 2 x i8> %va, i32 zeroext %evl) {
 304 ; CHECK-LABEL: vsitofp_nxv2f64_nxv2i8_unmasked:
 305 ; CHECK:       # %bb.0:
 306 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 307 ; CHECK-NEXT:    vsext.vf4 v10, v8
 308 ; CHECK-NEXT:    vfwcvt.f.x.v v8, v10
 309 ; CHECK-NEXT:    ret
 310   %v = call <vscale x 2 x double> @llvm.vp.sitofp.nxv2f64.nxv2i8(<vscale x 2 x i8> %va, <vscale x 2 x i1> splat (i1 true), i32 %evl)
 311   ret <vscale x 2 x double> %v
 312 }
 313
 314 declare <vscale x 2 x double> @llvm.vp.sitofp.nxv2f64.nxv2i16(<vscale x 2 x i16>, <vscale x 2 x i1>, i32)
 315
 316 define <vscale x 2 x double> @vsitofp_nxv2f64_nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 317 ; CHECK-LABEL: vsitofp_nxv2f64_nxv2i16:
 318 ; CHECK:       # %bb.0:
 319 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 320 ; CHECK-NEXT:    vsext.vf2 v10, v8, v0.t
 321 ; CHECK-NEXT:    vfwcvt.f.x.v v8, v10, v0.t
 322 ; CHECK-NEXT:    ret
 323   %v = call <vscale x 2 x double> @llvm.vp.sitofp.nxv2f64.nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i1> %m, i32 %evl)
 324   ret <vscale x 2 x double> %v
 325 }
 326
 327 define <vscale x 2 x double> @vsitofp_nxv2f64_nxv2i16_unmasked(<vscale x 2 x i16> %va, i32 zeroext %evl) {
 328 ; CHECK-LABEL: vsitofp_nxv2f64_nxv2i16_unmasked:
 329 ; CHECK:       # %bb.0:
 330 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 331 ; CHECK-NEXT:    vsext.vf2 v10, v8
 332 ; CHECK-NEXT:    vfwcvt.f.x.v v8, v10
 333 ; CHECK-NEXT:    ret
 334   %v = call <vscale x 2 x double> @llvm.vp.sitofp.nxv2f64.nxv2i16(<vscale x 2 x i16> %va, <vscale x 2 x i1> splat (i1 true), i32 %evl)
 335   ret <vscale x 2 x double> %v
 336 }
 337
 338 declare <vscale x 2 x double> @llvm.vp.sitofp.nxv2f64.nxv2i32(<vscale x 2 x i32>, <vscale x 2 x i1>, i32)
 339
 340 define <vscale x 2 x double> @vsitofp_nxv2f64_nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 341 ; CHECK-LABEL: vsitofp_nxv2f64_nxv2i32:
 342 ; CHECK:       # %bb.0:
 343 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 344 ; CHECK-NEXT:    vfwcvt.f.x.v v10, v8, v0.t
 345 ; CHECK-NEXT:    vmv2r.v v8, v10
 346 ; CHECK-NEXT:    ret
 347   %v = call <vscale x 2 x double> @llvm.vp.sitofp.nxv2f64.nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i1> %m, i32 %evl)
 348   ret <vscale x 2 x double> %v
 349 }
 350
 351 define <vscale x 2 x double> @vsitofp_nxv2f64_nxv2i32_unmasked(<vscale x 2 x i32> %va, i32 zeroext %evl) {
 352 ; CHECK-LABEL: vsitofp_nxv2f64_nxv2i32_unmasked:
 353 ; CHECK:       # %bb.0:
 354 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 355 ; CHECK-NEXT:    vfwcvt.f.x.v v10, v8
 356 ; CHECK-NEXT:    vmv2r.v v8, v10
 357 ; CHECK-NEXT:    ret
 358   %v = call <vscale x 2 x double> @llvm.vp.sitofp.nxv2f64.nxv2i32(<vscale x 2 x i32> %va, <vscale x 2 x i1> splat (i1 true), i32 %evl)
 359   ret <vscale x 2 x double> %v
 360 }
 361
 362 declare <vscale x 2 x double> @llvm.vp.sitofp.nxv2f64.nxv2i64(<vscale x 2 x i64>, <vscale x 2 x i1>, i32)
 363
 364 define <vscale x 2 x double> @vsitofp_nxv2f64_nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i1> %m, i32 zeroext %evl) {
 365 ; CHECK-LABEL: vsitofp_nxv2f64_nxv2i64:
 366 ; CHECK:       # %bb.0:
 367 ; CHECK-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
 368 ; CHECK-NEXT:    vfcvt.f.x.v v8, v8, v0.t
 369 ; CHECK-NEXT:    ret
 370   %v = call <vscale x 2 x double> @llvm.vp.sitofp.nxv2f64.nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i1> %m, i32 %evl)
 371   ret <vscale x 2 x double> %v
 372 }
 373
 374 define <vscale x 2 x double> @vsitofp_nxv2f64_nxv2i64_unmasked(<vscale x 2 x i64> %va, i32 zeroext %evl) {
 375 ; CHECK-LABEL: vsitofp_nxv2f64_nxv2i64_unmasked:
 376 ; CHECK:       # %bb.0:
 377 ; CHECK-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
 378 ; CHECK-NEXT:    vfcvt.f.x.v v8, v8
 379 ; CHECK-NEXT:    ret
 380   %v = call <vscale x 2 x double> @llvm.vp.sitofp.nxv2f64.nxv2i64(<vscale x 2 x i64> %va, <vscale x 2 x i1> splat (i1 true), i32 %evl)
 381   ret <vscale x 2 x double> %v
 382 }
 383
 384 declare <vscale x 32 x half> @llvm.vp.sitofp.nxv32f16.nxv32i32(<vscale x 32 x i32>, <vscale x 32 x i1>, i32)
 385
 386 define <vscale x 32 x half> @vsitofp_nxv32f16_nxv32i32(<vscale x 32 x i32> %va, <vscale x 32 x i1> %m, i32 zeroext %evl) {
 387 ; ZVFH-LABEL: vsitofp_nxv32f16_nxv32i32:
 388 ; ZVFH:       # %bb.0:
 389 ; ZVFH-NEXT:    addi sp, sp, -16
 390 ; ZVFH-NEXT:    .cfi_def_cfa_offset 16
 391 ; ZVFH-NEXT:    csrr a1, vlenb
 392 ; ZVFH-NEXT:    slli a1, a1, 3
 393 ; ZVFH-NEXT:    sub sp, sp, a1
 394 ; ZVFH-NEXT:    .cfi_escape 0x0f, 0x0d, 0x72, 0x00, 0x11, 0x10, 0x22, 0x11, 0x08, 0x92, 0xa2, 0x38, 0x00, 0x1e, 0x22 # sp + 16 + 8 * vlenb
 395 ; ZVFH-NEXT:    vmv1r.v v7, v0
 396 ; ZVFH-NEXT:    addi a1, sp, 16
 397 ; ZVFH-NEXT:    vs8r.v v16, (a1) # Unknown-size Folded Spill
 398 ; ZVFH-NEXT:    csrr a1, vlenb
 399 ; ZVFH-NEXT:    srli a2, a1, 2
 400 ; ZVFH-NEXT:    vsetvli a3, zero, e8, mf2, ta, ma
 401 ; ZVFH-NEXT:    vslidedown.vx v0, v0, a2
 402 ; ZVFH-NEXT:    slli a1, a1, 1
 403 ; ZVFH-NEXT:    sub a2, a0, a1
 404 ; ZVFH-NEXT:    sltu a3, a0, a2
 405 ; ZVFH-NEXT:    addi a3, a3, -1
 406 ; ZVFH-NEXT:    and a2, a3, a2
 407 ; ZVFH-NEXT:    addi a3, sp, 16
 408 ; ZVFH-NEXT:    vl8r.v v24, (a3) # Unknown-size Folded Reload
 409 ; ZVFH-NEXT:    vsetvli zero, a2, e16, m4, ta, ma
 410 ; ZVFH-NEXT:    vfncvt.f.x.w v20, v24, v0.t
 411 ; ZVFH-NEXT:    bltu a0, a1, .LBB25_2
 412 ; ZVFH-NEXT:  # %bb.1:
 413 ; ZVFH-NEXT:    mv a0, a1
 414 ; ZVFH-NEXT:  .LBB25_2:
 415 ; ZVFH-NEXT:    vmv1r.v v0, v7
 416 ; ZVFH-NEXT:    vsetvli zero, a0, e16, m4, ta, ma
 417 ; ZVFH-NEXT:    vfncvt.f.x.w v16, v8, v0.t
 418 ; ZVFH-NEXT:    vmv8r.v v8, v16
 419 ; ZVFH-NEXT:    csrr a0, vlenb
 420 ; ZVFH-NEXT:    slli a0, a0, 3
 421 ; ZVFH-NEXT:    add sp, sp, a0
 422 ; ZVFH-NEXT:    addi sp, sp, 16
 423 ; ZVFH-NEXT:    ret
 424 ;
 425 ; ZVFHMIN-LABEL: vsitofp_nxv32f16_nxv32i32:
 426 ; ZVFHMIN:       # %bb.0:
 427 ; ZVFHMIN-NEXT:    vmv1r.v v7, v0
 428 ; ZVFHMIN-NEXT:    csrr a1, vlenb
 429 ; ZVFHMIN-NEXT:    srli a2, a1, 2
 430 ; ZVFHMIN-NEXT:    vsetvli a3, zero, e8, mf2, ta, ma
 431 ; ZVFHMIN-NEXT:    vslidedown.vx v0, v0, a2
 432 ; ZVFHMIN-NEXT:    slli a1, a1, 1
 433 ; ZVFHMIN-NEXT:    sub a2, a0, a1
 434 ; ZVFHMIN-NEXT:    sltu a3, a0, a2
 435 ; ZVFHMIN-NEXT:    addi a3, a3, -1
 436 ; ZVFHMIN-NEXT:    and a2, a3, a2
 437 ; ZVFHMIN-NEXT:    vsetvli zero, a2, e32, m8, ta, ma
 438 ; ZVFHMIN-NEXT:    vfcvt.f.x.v v24, v16, v0.t
 439 ; ZVFHMIN-NEXT:    vsetvli a2, zero, e16, m4, ta, ma
 440 ; ZVFHMIN-NEXT:    vfncvt.f.f.w v20, v24
 441 ; ZVFHMIN-NEXT:    bltu a0, a1, .LBB25_2
 442 ; ZVFHMIN-NEXT:  # %bb.1:
 443 ; ZVFHMIN-NEXT:    mv a0, a1
 444 ; ZVFHMIN-NEXT:  .LBB25_2:
 445 ; ZVFHMIN-NEXT:    vmv1r.v v0, v7
 446 ; ZVFHMIN-NEXT:    vsetvli zero, a0, e32, m8, ta, ma
 447 ; ZVFHMIN-NEXT:    vfcvt.f.x.v v8, v8, v0.t
 448 ; ZVFHMIN-NEXT:    vsetvli a0, zero, e16, m4, ta, ma
 449 ; ZVFHMIN-NEXT:    vfncvt.f.f.w v16, v8
 450 ; ZVFHMIN-NEXT:    vmv8r.v v8, v16
 451 ; ZVFHMIN-NEXT:    ret
 452   %v = call <vscale x 32 x half> @llvm.vp.sitofp.nxv32f16.nxv32i32(<vscale x 32 x i32> %va, <vscale x 32 x i1> %m, i32 %evl)
 453   ret <vscale x 32 x half> %v
 454 }
 455
 456 declare <vscale x 32 x float> @llvm.vp.sitofp.nxv32f32.nxv32i32(<vscale x 32 x i32>, <vscale x 32 x i1>, i32)
 457
 458 define <vscale x 32 x float> @vsitofp_nxv32f32_nxv32i32(<vscale x 32 x i32> %va, <vscale x 32 x i1> %m, i32 zeroext %evl) {
 459 ; CHECK-LABEL: vsitofp_nxv32f32_nxv32i32:
 460 ; CHECK:       # %bb.0:
 461 ; CHECK-NEXT:    vmv1r.v v24, v0
 462 ; CHECK-NEXT:    csrr a1, vlenb
 463 ; CHECK-NEXT:    srli a2, a1, 2
 464 ; CHECK-NEXT:    vsetvli a3, zero, e8, mf2, ta, ma
 465 ; CHECK-NEXT:    vslidedown.vx v0, v0, a2
 466 ; CHECK-NEXT:    slli a1, a1, 1
 467 ; CHECK-NEXT:    sub a2, a0, a1
 468 ; CHECK-NEXT:    sltu a3, a0, a2
 469 ; CHECK-NEXT:    addi a3, a3, -1
 470 ; CHECK-NEXT:    and a2, a3, a2
 471 ; CHECK-NEXT:    vsetvli zero, a2, e32, m8, ta, ma
 472 ; CHECK-NEXT:    vfcvt.f.x.v v16, v16, v0.t
 473 ; CHECK-NEXT:    bltu a0, a1, .LBB26_2
 474 ; CHECK-NEXT:  # %bb.1:
 475 ; CHECK-NEXT:    mv a0, a1
 476 ; CHECK-NEXT:  .LBB26_2:
 477 ; CHECK-NEXT:    vmv1r.v v0, v24
 478 ; CHECK-NEXT:    vsetvli zero, a0, e32, m8, ta, ma
 479 ; CHECK-NEXT:    vfcvt.f.x.v v8, v8, v0.t
 480 ; CHECK-NEXT:    ret
 481   %v = call <vscale x 32 x float> @llvm.vp.sitofp.nxv32f32.nxv32i32(<vscale x 32 x i32> %va, <vscale x 32 x i1> %m, i32 %evl)
 482   ret <vscale x 32 x float> %v
 483 }
 484
 485 define <vscale x 32 x float> @vsitofp_nxv32f32_nxv32i32_unmasked(<vscale x 32 x i32> %va, i32 zeroext %evl) {
 486 ; CHECK-LABEL: vsitofp_nxv32f32_nxv32i32_unmasked:
 487 ; CHECK:       # %bb.0:
 488 ; CHECK-NEXT:    csrr a1, vlenb
 489 ; CHECK-NEXT:    slli a1, a1, 1
 490 ; CHECK-NEXT:    sub a2, a0, a1
 491 ; CHECK-NEXT:    sltu a3, a0, a2
 492 ; CHECK-NEXT:    addi a3, a3, -1
 493 ; CHECK-NEXT:    and a2, a3, a2
 494 ; CHECK-NEXT:    vsetvli zero, a2, e32, m8, ta, ma
 495 ; CHECK-NEXT:    vfcvt.f.x.v v16, v16
 496 ; CHECK-NEXT:    bltu a0, a1, .LBB27_2
 497 ; CHECK-NEXT:  # %bb.1:
 498 ; CHECK-NEXT:    mv a0, a1
 499 ; CHECK-NEXT:  .LBB27_2:
 500 ; CHECK-NEXT:    vsetvli zero, a0, e32, m8, ta, ma
 501 ; CHECK-NEXT:    vfcvt.f.x.v v8, v8
 502 ; CHECK-NEXT:    ret
 503   %v = call <vscale x 32 x float> @llvm.vp.sitofp.nxv32f32.nxv32i32(<vscale x 32 x i32> %va, <vscale x 32 x i1> splat (i1 true), i32 %evl)
 504   ret <vscale x 32 x float> %v
 505 }