llvm/test/CodeGen/AArch64/sched-postidxalias.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py UTC_ARGS: --version 5
   2 # RUN: llc -mtriple=aarch64 -mcpu=cortex-a55  -run-pass=machine-scheduler -debug-only=machine-scheduler -o - %s 2>&1 | FileCheck %s
   3 # REQUIRES: asserts
   4
   5 # Both the accesses should have an offset of 0
   6 # CHECK: Num BaseOps: 1, Offset: 0, OffsetIsScalable: 0, Width: LocationSize::precise(4)
   7 # CHECK: Num BaseOps: 1, Offset: 0, OffsetIsScalable: 0, Width: LocationSize::precise(4)
   8
   9 --- |
  10   target datalayout = "e-m:e-i8:8:32-i16:16:32-i64:64-i128:128-n32:64-S128-Fn32"
  11   target triple = "aarch64"
  12
  13   define ptr @post(ptr %p, i32 %d1, i32 %d2) {
  14   entry:
  15     %d3 = mul i32 %d1, %d2
  16     %q = getelementptr i64, ptr %p, i64 3
  17     %r = getelementptr i64, ptr %p, i64 3
  18     store i32 %d3, ptr %p, align 8
  19     %0 = load i32, ptr %r, align 8
  20     store i32 %d1, ptr %p, align 8
  21     %add.ptr = getelementptr inbounds i8, ptr %p, i64 24
  22     ret ptr %add.ptr
  23   }
  24
  25 ...
  26 ---
  27 name:            post
  28 tracksRegLiveness: true
  29 registers:
  30   - { id: 0, class: gpr64common, preferred-register: '' }
  31   - { id: 1, class: gpr32, preferred-register: '' }
  32   - { id: 2, class: gpr32, preferred-register: '' }
  33   - { id: 3, class: gpr32, preferred-register: '' }
  34   - { id: 4, class: gpr64common, preferred-register: '' }
  35 liveins:
  36   - { reg: '$x0', virtual-reg: '%0' }
  37   - { reg: '$w1', virtual-reg: '%1' }
  38   - { reg: '$w2', virtual-reg: '%2' }
  39 body:             |
  40   bb.0.entry:
  41     liveins: $x0, $w1, $w2
  42
  43     ; CHECK-LABEL: name: post
  44     ; CHECK: liveins: $x0, $w1, $w2
  45     ; CHECK-NEXT: {{  $}}
  46     ; CHECK-NEXT: [[COPY:%[0-9]+]]:gpr32 = COPY $w2
  47     ; CHECK-NEXT: [[COPY1:%[0-9]+]]:gpr32 = COPY $w1
  48     ; CHECK-NEXT: [[MADDWrrr:%[0-9]+]]:gpr32 = MADDWrrr [[COPY1]], [[COPY]], $wzr
  49     ; CHECK-NEXT: [[COPY2:%[0-9]+]]:gpr64common = COPY $x0
  50     ; CHECK-NEXT: STRWui [[MADDWrrr]], [[COPY2]], 0 :: (store (s32) into %ir.p, align 8)
  51     ; CHECK-NEXT: early-clobber [[COPY2]]:gpr64common = STRWpost [[COPY1]], [[COPY2]], 24 :: (store (s32) into %ir.p, align 8)
  52     ; CHECK-NEXT: $x0 = COPY [[COPY2]]
  53     ; CHECK-NEXT: RET_ReallyLR implicit $x0
  54     %2:gpr32 = COPY $w2
  55     %1:gpr32 = COPY $w1
  56     %4:gpr64common = COPY $x0
  57     %3:gpr32 = MADDWrrr %1, %2, $wzr
  58     STRWui %3, %4, 0 :: (store (s32) into %ir.p, align 8)
  59     early-clobber %4:gpr64common = STRWpost %1, %4, 24 :: (store (s32) into %ir.p, align 8)
  60     $x0 = COPY %4
  61     RET_ReallyLR implicit $x0
  62
  63 ...