llvm/test/CodeGen/AArch64/sve-scmp.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 5
   2 ; RUN: llc -mtriple=aarch64 -mattr=+sve2 -verify-machineinstrs %s -o - | FileCheck %s
   3
   4 define <vscale x 8 x i8> @s_nxv8i8(<vscale x 8 x i8> %a, <vscale x 8 x i8> %b) {
   5 ; CHECK-LABEL: s_nxv8i8:
   6 ; CHECK:       // %bb.0: // %entry
   7 ; CHECK-NEXT:    ptrue p0.h
   8 ; CHECK-NEXT:    sxtb z0.h, p0/m, z0.h
   9 ; CHECK-NEXT:    sxtb z1.h, p0/m, z1.h
  10 ; CHECK-NEXT:    cmpgt p1.h, p0/z, z0.h, z1.h
  11 ; CHECK-NEXT:    cmpgt p0.h, p0/z, z1.h, z0.h
  12 ; CHECK-NEXT:    mov z0.h, p1/z, #1 // =0x1
  13 ; CHECK-NEXT:    mov z0.h, p0/m, #-1 // =0xffffffffffffffff
  14 ; CHECK-NEXT:    ret
  15 entry:
  16   %c = call <vscale x 8 x i8> @llvm.scmp(<vscale x 8 x i8> %a, <vscale x 8 x i8> %b)
  17   ret <vscale x 8 x i8> %c
  18 }
  19
  20 define <vscale x 16 x i8> @s_nxv16i8(<vscale x 16 x i8> %a, <vscale x 16 x i8> %b) {
  21 ; CHECK-LABEL: s_nxv16i8:
  22 ; CHECK:       // %bb.0: // %entry
  23 ; CHECK-NEXT:    ptrue p0.b
  24 ; CHECK-NEXT:    cmpgt p1.b, p0/z, z0.b, z1.b
  25 ; CHECK-NEXT:    cmpgt p0.b, p0/z, z1.b, z0.b
  26 ; CHECK-NEXT:    mov z0.b, p1/z, #1 // =0x1
  27 ; CHECK-NEXT:    mov z0.b, p0/m, #-1 // =0xffffffffffffffff
  28 ; CHECK-NEXT:    ret
  29 entry:
  30   %c = call <vscale x 16 x i8> @llvm.scmp(<vscale x 16 x i8> %a, <vscale x 16 x i8> %b)
  31   ret <vscale x 16 x i8> %c
  32 }
  33
  34 define <vscale x 4 x i16> @s_nxv4i16(<vscale x 4 x i16> %a, <vscale x 4 x i16> %b) {
  35 ; CHECK-LABEL: s_nxv4i16:
  36 ; CHECK:       // %bb.0: // %entry
  37 ; CHECK-NEXT:    ptrue p0.s
  38 ; CHECK-NEXT:    sxth z0.s, p0/m, z0.s
  39 ; CHECK-NEXT:    sxth z1.s, p0/m, z1.s
  40 ; CHECK-NEXT:    cmpgt p1.s, p0/z, z0.s, z1.s
  41 ; CHECK-NEXT:    cmpgt p0.s, p0/z, z1.s, z0.s
  42 ; CHECK-NEXT:    mov z0.s, p1/z, #1 // =0x1
  43 ; CHECK-NEXT:    mov z0.s, p0/m, #-1 // =0xffffffffffffffff
  44 ; CHECK-NEXT:    ret
  45 entry:
  46   %c = call <vscale x 4 x i16> @llvm.scmp(<vscale x 4 x i16> %a, <vscale x 4 x i16> %b)
  47   ret <vscale x 4 x i16> %c
  48 }
  49
  50 define <vscale x 8 x i16> @s_nxv8i16(<vscale x 8 x i16> %a, <vscale x 8 x i16> %b) {
  51 ; CHECK-LABEL: s_nxv8i16:
  52 ; CHECK:       // %bb.0: // %entry
  53 ; CHECK-NEXT:    ptrue p0.h
  54 ; CHECK-NEXT:    cmpgt p1.h, p0/z, z0.h, z1.h
  55 ; CHECK-NEXT:    cmpgt p0.h, p0/z, z1.h, z0.h
  56 ; CHECK-NEXT:    mov z0.h, p1/z, #1 // =0x1
  57 ; CHECK-NEXT:    mov z0.h, p0/m, #-1 // =0xffffffffffffffff
  58 ; CHECK-NEXT:    ret
  59 entry:
  60   %c = call <vscale x 8 x i16> @llvm.scmp(<vscale x 8 x i16> %a, <vscale x 8 x i16> %b)
  61   ret <vscale x 8 x i16> %c
  62 }
  63
  64 define <vscale x 16 x i16> @s_nxv16i16(<vscale x 16 x i16> %a, <vscale x 16 x i16> %b) {
  65 ; CHECK-LABEL: s_nxv16i16:
  66 ; CHECK:       // %bb.0: // %entry
  67 ; CHECK-NEXT:    ptrue p0.h
  68 ; CHECK-NEXT:    cmpgt p1.h, p0/z, z0.h, z2.h
  69 ; CHECK-NEXT:    cmpgt p2.h, p0/z, z1.h, z3.h
  70 ; CHECK-NEXT:    cmpgt p3.h, p0/z, z2.h, z0.h
  71 ; CHECK-NEXT:    cmpgt p0.h, p0/z, z3.h, z1.h
  72 ; CHECK-NEXT:    mov z0.h, p1/z, #1 // =0x1
  73 ; CHECK-NEXT:    mov z1.h, p2/z, #1 // =0x1
  74 ; CHECK-NEXT:    mov z0.h, p3/m, #-1 // =0xffffffffffffffff
  75 ; CHECK-NEXT:    mov z1.h, p0/m, #-1 // =0xffffffffffffffff
  76 ; CHECK-NEXT:    ret
  77 entry:
  78   %c = call <vscale x 16 x i16> @llvm.scmp(<vscale x 16 x i16> %a, <vscale x 16 x i16> %b)
  79   ret <vscale x 16 x i16> %c
  80 }
  81
  82 define <vscale x 2 x i32> @s_nxv2i32(<vscale x 2 x i32> %a, <vscale x 2 x i32> %b) {
  83 ; CHECK-LABEL: s_nxv2i32:
  84 ; CHECK:       // %bb.0: // %entry
  85 ; CHECK-NEXT:    ptrue p0.d
  86 ; CHECK-NEXT:    sxtw z0.d, p0/m, z0.d
  87 ; CHECK-NEXT:    sxtw z1.d, p0/m, z1.d
  88 ; CHECK-NEXT:    cmpgt p1.d, p0/z, z0.d, z1.d
  89 ; CHECK-NEXT:    cmpgt p0.d, p0/z, z1.d, z0.d
  90 ; CHECK-NEXT:    mov z0.d, p1/z, #1 // =0x1
  91 ; CHECK-NEXT:    mov z0.d, p0/m, #-1 // =0xffffffffffffffff
  92 ; CHECK-NEXT:    ret
  93 entry:
  94   %c = call <vscale x 2 x i32> @llvm.scmp(<vscale x 2 x i32> %a, <vscale x 2 x i32> %b)
  95   ret <vscale x 2 x i32> %c
  96 }
  97
  98 define <vscale x 4 x i32> @s_nxv4i32(<vscale x 4 x i32> %a, <vscale x 4 x i32> %b) {
  99 ; CHECK-LABEL: s_nxv4i32:
 100 ; CHECK:       // %bb.0: // %entry
 101 ; CHECK-NEXT:    ptrue p0.s
 102 ; CHECK-NEXT:    cmpgt p1.s, p0/z, z0.s, z1.s
 103 ; CHECK-NEXT:    cmpgt p0.s, p0/z, z1.s, z0.s
 104 ; CHECK-NEXT:    mov z0.s, p1/z, #1 // =0x1
 105 ; CHECK-NEXT:    mov z0.s, p0/m, #-1 // =0xffffffffffffffff
 106 ; CHECK-NEXT:    ret
 107 entry:
 108   %c = call <vscale x 4 x i32> @llvm.scmp(<vscale x 4 x i32> %a, <vscale x 4 x i32> %b)
 109   ret <vscale x 4 x i32> %c
 110 }
 111
 112 define <vscale x 8 x i32> @s_nxv8i32(<vscale x 8 x i32> %a, <vscale x 8 x i32> %b) {
 113 ; CHECK-LABEL: s_nxv8i32:
 114 ; CHECK:       // %bb.0: // %entry
 115 ; CHECK-NEXT:    ptrue p0.s
 116 ; CHECK-NEXT:    cmpgt p1.s, p0/z, z0.s, z2.s
 117 ; CHECK-NEXT:    cmpgt p2.s, p0/z, z1.s, z3.s
 118 ; CHECK-NEXT:    cmpgt p3.s, p0/z, z2.s, z0.s
 119 ; CHECK-NEXT:    cmpgt p0.s, p0/z, z3.s, z1.s
 120 ; CHECK-NEXT:    mov z0.s, p1/z, #1 // =0x1
 121 ; CHECK-NEXT:    mov z1.s, p2/z, #1 // =0x1
 122 ; CHECK-NEXT:    mov z0.s, p3/m, #-1 // =0xffffffffffffffff
 123 ; CHECK-NEXT:    mov z1.s, p0/m, #-1 // =0xffffffffffffffff
 124 ; CHECK-NEXT:    ret
 125 entry:
 126   %c = call <vscale x 8 x i32> @llvm.scmp(<vscale x 8 x i32> %a, <vscale x 8 x i32> %b)
 127   ret <vscale x 8 x i32> %c
 128 }
 129
 130 define <vscale x 2 x i64> @s_nxv2i64(<vscale x 2 x i64> %a, <vscale x 2 x i64> %b) {
 131 ; CHECK-LABEL: s_nxv2i64:
 132 ; CHECK:       // %bb.0: // %entry
 133 ; CHECK-NEXT:    ptrue p0.d
 134 ; CHECK-NEXT:    cmpgt p1.d, p0/z, z0.d, z1.d
 135 ; CHECK-NEXT:    cmpgt p0.d, p0/z, z1.d, z0.d
 136 ; CHECK-NEXT:    mov z0.d, p1/z, #1 // =0x1
 137 ; CHECK-NEXT:    mov z0.d, p0/m, #-1 // =0xffffffffffffffff
 138 ; CHECK-NEXT:    ret
 139 entry:
 140   %c = call <vscale x 2 x i64> @llvm.scmp(<vscale x 2 x i64> %a, <vscale x 2 x i64> %b)
 141   ret <vscale x 2 x i64> %c
 142 }
 143
 144 define <vscale x 4 x i64> @s_nxv4i64(<vscale x 4 x i64> %a, <vscale x 4 x i64> %b) {
 145 ; CHECK-LABEL: s_nxv4i64:
 146 ; CHECK:       // %bb.0: // %entry
 147 ; CHECK-NEXT:    ptrue p0.d
 148 ; CHECK-NEXT:    cmpgt p1.d, p0/z, z0.d, z2.d
 149 ; CHECK-NEXT:    cmpgt p2.d, p0/z, z1.d, z3.d
 150 ; CHECK-NEXT:    cmpgt p3.d, p0/z, z2.d, z0.d
 151 ; CHECK-NEXT:    cmpgt p0.d, p0/z, z3.d, z1.d
 152 ; CHECK-NEXT:    mov z0.d, p1/z, #1 // =0x1
 153 ; CHECK-NEXT:    mov z1.d, p2/z, #1 // =0x1
 154 ; CHECK-NEXT:    mov z0.d, p3/m, #-1 // =0xffffffffffffffff
 155 ; CHECK-NEXT:    mov z1.d, p0/m, #-1 // =0xffffffffffffffff
 156 ; CHECK-NEXT:    ret
 157 entry:
 158   %c = call <vscale x 4 x i64> @llvm.scmp(<vscale x 4 x i64> %a, <vscale x 4 x i64> %b)
 159   ret <vscale x 4 x i64> %c
 160 }