llvm/test/CodeGen/RISCV/rvv/constant-folding-crash.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -mattr=+v -verify-machineinstrs < %s \
   3 ; RUN:   | FileCheck %s --check-prefix RV32
   4 ; RUN: llc -mtriple=riscv64 -mattr=+v -verify-machineinstrs < %s \
   5 ; RUN:   | FileCheck %s --check-prefix RV64
   6
   7 ; This used to crash during type legalization, where lowering (v4i1 =
   8 ; BUILD_VECTOR) created a (v4i1 = SETCC v4i8) which during constant-folding
   9 ; created illegally-typed i8 nodes. Ultimately, constant-folding failed and so
  10 ; the new illegal nodes had no uses. However, during a second round of
  11 ; legalization, this same pattern was generated from another BUILD_VECTOR. This
  12 ; meant one of the illegally-typed (i8 = Constant<0>) nodes now had two dead
  13 ; uses. Because the Constant and one of the uses were from round 1, they were
  14 ; further up in the node order than the new second use, so the constant was
  15 ; visited while it wasn't "dead". At the point of visiting the constant, we
  16 ; crashed.
  17
  18 define void @constant_folding_crash(ptr %v54, <4 x ptr> %lanes.a, <4 x ptr> %lanes.b, <4 x i1> %sel) {
  19 ; RV32-LABEL: constant_folding_crash:
  20 ; RV32:       # %bb.0: # %entry
  21 ; RV32-NEXT:    vsetivli zero, 4, e8, mf4, ta, ma
  22 ; RV32-NEXT:    vmv1r.v v10, v0
  23 ; RV32-NEXT:    lw a0, 8(a0)
  24 ; RV32-NEXT:    andi a0, a0, 1
  25 ; RV32-NEXT:    seqz a0, a0
  26 ; RV32-NEXT:    vmv.v.x v11, a0
  27 ; RV32-NEXT:    vmsne.vi v0, v11, 0
  28 ; RV32-NEXT:    vsetvli zero, zero, e32, m1, ta, ma
  29 ; RV32-NEXT:    vmerge.vvm v8, v9, v8, v0
  30 ; RV32-NEXT:    vsetvli zero, zero, e8, mf4, ta, ma
  31 ; RV32-NEXT:    vmv.v.i v9, 0
  32 ; RV32-NEXT:    vsetvli zero, zero, e32, m1, ta, ma
  33 ; RV32-NEXT:    vmv.v.i v11, 10
  34 ; RV32-NEXT:    vmv1r.v v0, v10
  35 ; RV32-NEXT:    vsetvli zero, zero, e8, mf4, ta, ma
  36 ; RV32-NEXT:    vmerge.vim v9, v9, 1, v0
  37 ; RV32-NEXT:    vrgather.vi v10, v9, 0
  38 ; RV32-NEXT:    vmsne.vi v0, v10, 0
  39 ; RV32-NEXT:    vsetvli zero, zero, e32, m1, ta, ma
  40 ; RV32-NEXT:    vmv.x.s a0, v8
  41 ; RV32-NEXT:    vse32.v v11, (a0), v0.t
  42 ; RV32-NEXT:    ret
  43 ;
  44 ; RV64-LABEL: constant_folding_crash:
  45 ; RV64:       # %bb.0: # %entry
  46 ; RV64-NEXT:    vsetivli zero, 4, e8, mf4, ta, ma
  47 ; RV64-NEXT:    vmv1r.v v12, v0
  48 ; RV64-NEXT:    ld a0, 8(a0)
  49 ; RV64-NEXT:    andi a0, a0, 1
  50 ; RV64-NEXT:    seqz a0, a0
  51 ; RV64-NEXT:    vmv.v.x v13, a0
  52 ; RV64-NEXT:    vmsne.vi v0, v13, 0
  53 ; RV64-NEXT:    vsetvli zero, zero, e64, m2, ta, ma
  54 ; RV64-NEXT:    vmerge.vvm v8, v10, v8, v0
  55 ; RV64-NEXT:    vsetvli zero, zero, e8, mf4, ta, ma
  56 ; RV64-NEXT:    vmv.v.i v9, 0
  57 ; RV64-NEXT:    vsetvli zero, zero, e32, m1, ta, ma
  58 ; RV64-NEXT:    vmv.v.i v10, 10
  59 ; RV64-NEXT:    vmv1r.v v0, v12
  60 ; RV64-NEXT:    vsetvli zero, zero, e8, mf4, ta, ma
  61 ; RV64-NEXT:    vmerge.vim v9, v9, 1, v0
  62 ; RV64-NEXT:    vrgather.vi v11, v9, 0
  63 ; RV64-NEXT:    vmsne.vi v0, v11, 0
  64 ; RV64-NEXT:    vsetvli zero, zero, e64, m2, ta, ma
  65 ; RV64-NEXT:    vmv.x.s a0, v8
  66 ; RV64-NEXT:    vse32.v v10, (a0), v0.t
  67 ; RV64-NEXT:    ret
  68 entry:
  69   %sunkaddr = getelementptr i8, ptr %v54, i64 8
  70   %v56 = load i64, ptr %sunkaddr, align 8
  71   %trunc = and i64 %v56, 1
  72   %cmp = icmp eq i64 %trunc, 0
  73   %ptrs = select i1 %cmp, <4 x ptr> %lanes.a, <4 x ptr> %lanes.b
  74   %v67 = extractelement <4 x ptr> %ptrs, i64 0
  75   %mask = shufflevector <4 x i1> %sel, <4 x i1> undef, <4 x i32> zeroinitializer
  76   call void @llvm.masked.store.v4i32.p0(<4 x i32> <i32 10, i32 10, i32 10, i32 10>, ptr %v67, i32 16, <4 x i1> %mask)
  77   ret void
  78 }
  79
  80 declare void @llvm.masked.store.v4i32.p0(<4 x i32>, ptr, i32, <4 x i1>)