llvm/test/CodeGen/RISCV/rvv/vp-cttz-elts.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 4
   2 ; RUN: sed 's/iXLen/i32/g' %s | llc -mtriple=riscv32 -mattr='+v' -verify-machineinstrs | FileCheck %s --check-prefix=RV32
   3 ; RUN: sed 's/iXLen/i64/g' %s | llc -mtriple=riscv64 -mattr='+v' -verify-machineinstrs | FileCheck %s --check-prefix=RV64
   4
   5 define iXLen @bool_vec(<vscale x 2 x i1> %src, <vscale x 2 x i1> %m, i32 %evl) {
   6 ; RV32-LABEL: bool_vec:
   7 ; RV32:       # %bb.0:
   8 ; RV32-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
   9 ; RV32-NEXT:    vmv1r.v v9, v0
  10 ; RV32-NEXT:    vmv1r.v v0, v8
  11 ; RV32-NEXT:    vfirst.m a1, v9, v0.t
  12 ; RV32-NEXT:    bltz a1, .LBB0_2
  13 ; RV32-NEXT:  # %bb.1:
  14 ; RV32-NEXT:    mv a0, a1
  15 ; RV32-NEXT:  .LBB0_2:
  16 ; RV32-NEXT:    ret
  17 ;
  18 ; RV64-LABEL: bool_vec:
  19 ; RV64:       # %bb.0:
  20 ; RV64-NEXT:    vsetivli zero, 1, e8, m1, ta, ma
  21 ; RV64-NEXT:    vmv1r.v v9, v0
  22 ; RV64-NEXT:    slli a0, a0, 32
  23 ; RV64-NEXT:    srli a0, a0, 32
  24 ; RV64-NEXT:    vmv1r.v v0, v8
  25 ; RV64-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
  26 ; RV64-NEXT:    vfirst.m a1, v9, v0.t
  27 ; RV64-NEXT:    bltz a1, .LBB0_2
  28 ; RV64-NEXT:  # %bb.1:
  29 ; RV64-NEXT:    mv a0, a1
  30 ; RV64-NEXT:  .LBB0_2:
  31 ; RV64-NEXT:    ret
  32   %r = call iXLen @llvm.vp.cttz.elts.iXLen.nxv2i1(<vscale x 2 x i1> %src, i1 0, <vscale x 2 x i1> %m, i32 %evl)
  33   ret iXLen %r
  34 }
  35
  36 define iXLen @bool_vec_zero_poison(<vscale x 2 x i1> %src, <vscale x 2 x i1> %m, i32 %evl) {
  37 ; RV32-LABEL: bool_vec_zero_poison:
  38 ; RV32:       # %bb.0:
  39 ; RV32-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
  40 ; RV32-NEXT:    vmv1r.v v9, v0
  41 ; RV32-NEXT:    vmv1r.v v0, v8
  42 ; RV32-NEXT:    vfirst.m a0, v9, v0.t
  43 ; RV32-NEXT:    ret
  44 ;
  45 ; RV64-LABEL: bool_vec_zero_poison:
  46 ; RV64:       # %bb.0:
  47 ; RV64-NEXT:    vsetivli zero, 1, e8, m1, ta, ma
  48 ; RV64-NEXT:    vmv1r.v v9, v0
  49 ; RV64-NEXT:    slli a0, a0, 32
  50 ; RV64-NEXT:    srli a0, a0, 32
  51 ; RV64-NEXT:    vmv1r.v v0, v8
  52 ; RV64-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
  53 ; RV64-NEXT:    vfirst.m a0, v9, v0.t
  54 ; RV64-NEXT:    ret
  55   %r = call iXLen @llvm.vp.cttz.elts.iXLen.nxv2i1(<vscale x 2 x i1> %src, i1 1, <vscale x 2 x i1> %m, i32 %evl)
  56   ret iXLen %r
  57 }
  58
  59 define iXLen @nxv2i32(<vscale x 2 x i32> %src, <vscale x 2 x i1> %m, i32 %evl) {
  60 ; RV32-LABEL: nxv2i32:
  61 ; RV32:       # %bb.0:
  62 ; RV32-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
  63 ; RV32-NEXT:    vmsne.vi v8, v8, 0, v0.t
  64 ; RV32-NEXT:    vfirst.m a1, v8, v0.t
  65 ; RV32-NEXT:    bltz a1, .LBB2_2
  66 ; RV32-NEXT:  # %bb.1:
  67 ; RV32-NEXT:    mv a0, a1
  68 ; RV32-NEXT:  .LBB2_2:
  69 ; RV32-NEXT:    ret
  70 ;
  71 ; RV64-LABEL: nxv2i32:
  72 ; RV64:       # %bb.0:
  73 ; RV64-NEXT:    slli a0, a0, 32
  74 ; RV64-NEXT:    srli a0, a0, 32
  75 ; RV64-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
  76 ; RV64-NEXT:    vmsne.vi v8, v8, 0, v0.t
  77 ; RV64-NEXT:    vfirst.m a1, v8, v0.t
  78 ; RV64-NEXT:    bltz a1, .LBB2_2
  79 ; RV64-NEXT:  # %bb.1:
  80 ; RV64-NEXT:    mv a0, a1
  81 ; RV64-NEXT:  .LBB2_2:
  82 ; RV64-NEXT:    ret
  83   %r = call iXLen @llvm.vp.cttz.elts.iXLen.nxv2i32(<vscale x 2 x i32> %src, i1 0, <vscale x 2 x i1> %m, i32 %evl)
  84   ret iXLen %r
  85 }
  86
  87 define iXLen @nxv2i32_zero_poison(<vscale x 2 x i32> %src, <vscale x 2 x i1> %m, i32 %evl) {
  88 ; RV32-LABEL: nxv2i32_zero_poison:
  89 ; RV32:       # %bb.0:
  90 ; RV32-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
  91 ; RV32-NEXT:    vmsne.vi v8, v8, 0, v0.t
  92 ; RV32-NEXT:    vfirst.m a0, v8, v0.t
  93 ; RV32-NEXT:    ret
  94 ;
  95 ; RV64-LABEL: nxv2i32_zero_poison:
  96 ; RV64:       # %bb.0:
  97 ; RV64-NEXT:    slli a0, a0, 32
  98 ; RV64-NEXT:    srli a0, a0, 32
  99 ; RV64-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 100 ; RV64-NEXT:    vmsne.vi v8, v8, 0, v0.t
 101 ; RV64-NEXT:    vfirst.m a0, v8, v0.t
 102 ; RV64-NEXT:    ret
 103   %r = call iXLen @llvm.vp.cttz.elts.iXLen.nxv2i32(<vscale x 2 x i32> %src, i1 1, <vscale x 2 x i1> %m, i32 %evl)
 104   ret iXLen %r
 105 }
 106
 107 define iXLen @nxv2i64(<vscale x 2 x i64> %src, <vscale x 2 x i1> %m, i32 %evl) {
 108 ; RV32-LABEL: nxv2i64:
 109 ; RV32:       # %bb.0:
 110 ; RV32-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
 111 ; RV32-NEXT:    vmsne.vi v10, v8, 0, v0.t
 112 ; RV32-NEXT:    vfirst.m a1, v10, v0.t
 113 ; RV32-NEXT:    bltz a1, .LBB4_2
 114 ; RV32-NEXT:  # %bb.1:
 115 ; RV32-NEXT:    mv a0, a1
 116 ; RV32-NEXT:  .LBB4_2:
 117 ; RV32-NEXT:    ret
 118 ;
 119 ; RV64-LABEL: nxv2i64:
 120 ; RV64:       # %bb.0:
 121 ; RV64-NEXT:    slli a0, a0, 32
 122 ; RV64-NEXT:    srli a0, a0, 32
 123 ; RV64-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
 124 ; RV64-NEXT:    vmsne.vi v10, v8, 0, v0.t
 125 ; RV64-NEXT:    vfirst.m a1, v10, v0.t
 126 ; RV64-NEXT:    bltz a1, .LBB4_2
 127 ; RV64-NEXT:  # %bb.1:
 128 ; RV64-NEXT:    mv a0, a1
 129 ; RV64-NEXT:  .LBB4_2:
 130 ; RV64-NEXT:    ret
 131   %r = call iXLen @llvm.vp.cttz.elts.iXLen.nxv2i64(<vscale x 2 x i64> %src, i1 0, <vscale x 2 x i1> %m, i32 %evl)
 132   ret iXLen %r
 133 }
 134
 135 define iXLen @nxv2i64_zero_poison(<vscale x 2 x i64> %src, <vscale x 2 x i1> %m, i32 %evl) {
 136 ; RV32-LABEL: nxv2i64_zero_poison:
 137 ; RV32:       # %bb.0:
 138 ; RV32-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
 139 ; RV32-NEXT:    vmsne.vi v10, v8, 0, v0.t
 140 ; RV32-NEXT:    vfirst.m a0, v10, v0.t
 141 ; RV32-NEXT:    ret
 142 ;
 143 ; RV64-LABEL: nxv2i64_zero_poison:
 144 ; RV64:       # %bb.0:
 145 ; RV64-NEXT:    slli a0, a0, 32
 146 ; RV64-NEXT:    srli a0, a0, 32
 147 ; RV64-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
 148 ; RV64-NEXT:    vmsne.vi v10, v8, 0, v0.t
 149 ; RV64-NEXT:    vfirst.m a0, v10, v0.t
 150 ; RV64-NEXT:    ret
 151   %r = call iXLen @llvm.vp.cttz.elts.iXLen.nxv2i64(<vscale x 2 x i64> %src, i1 1, <vscale x 2 x i1> %m, i32 %evl)
 152   ret iXLen %r
 153 }
 154
 155 define i1 @nxv2i32_cmp_evl(<vscale x 2 x i32> %src, <vscale x 2 x i1> %m, i32 %evl) {
 156 ; RV32-LABEL: nxv2i32_cmp_evl:
 157 ; RV32:       # %bb.0:
 158 ; RV32-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 159 ; RV32-NEXT:    vmsne.vi v8, v8, 0, v0.t
 160 ; RV32-NEXT:    vfirst.m a2, v8, v0.t
 161 ; RV32-NEXT:    mv a1, a0
 162 ; RV32-NEXT:    bltz a2, .LBB6_2
 163 ; RV32-NEXT:  # %bb.1:
 164 ; RV32-NEXT:    mv a1, a2
 165 ; RV32-NEXT:  .LBB6_2:
 166 ; RV32-NEXT:    xor a0, a1, a0
 167 ; RV32-NEXT:    seqz a0, a0
 168 ; RV32-NEXT:    ret
 169 ;
 170 ; RV64-LABEL: nxv2i32_cmp_evl:
 171 ; RV64:       # %bb.0:
 172 ; RV64-NEXT:    slli a1, a0, 32
 173 ; RV64-NEXT:    srli a1, a1, 32
 174 ; RV64-NEXT:    vsetvli zero, a1, e32, m1, ta, ma
 175 ; RV64-NEXT:    vmsne.vi v8, v8, 0, v0.t
 176 ; RV64-NEXT:    vfirst.m a2, v8, v0.t
 177 ; RV64-NEXT:    sext.w a0, a0
 178 ; RV64-NEXT:    bltz a2, .LBB6_2
 179 ; RV64-NEXT:  # %bb.1:
 180 ; RV64-NEXT:    mv a1, a2
 181 ; RV64-NEXT:  .LBB6_2:
 182 ; RV64-NEXT:    sext.w a1, a1
 183 ; RV64-NEXT:    xor a0, a1, a0
 184 ; RV64-NEXT:    seqz a0, a0
 185 ; RV64-NEXT:    ret
 186   %r = call i32 @llvm.vp.cttz.elts.i32.nxv2i32(<vscale x 2 x i32> %src, i1 0, <vscale x 2 x i1> %m, i32 %evl)
 187   %cmp = icmp eq i32 %r, %evl
 188   ret i1 %cmp
 189 }
 190
 191 define iXLen @fixed_v2i64(<2 x i64> %src, <2 x i1> %m, i32 %evl) {
 192 ; RV32-LABEL: fixed_v2i64:
 193 ; RV32:       # %bb.0:
 194 ; RV32-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
 195 ; RV32-NEXT:    vmsne.vi v8, v8, 0, v0.t
 196 ; RV32-NEXT:    vfirst.m a1, v8, v0.t
 197 ; RV32-NEXT:    bltz a1, .LBB7_2
 198 ; RV32-NEXT:  # %bb.1:
 199 ; RV32-NEXT:    mv a0, a1
 200 ; RV32-NEXT:  .LBB7_2:
 201 ; RV32-NEXT:    ret
 202 ;
 203 ; RV64-LABEL: fixed_v2i64:
 204 ; RV64:       # %bb.0:
 205 ; RV64-NEXT:    slli a0, a0, 32
 206 ; RV64-NEXT:    srli a0, a0, 32
 207 ; RV64-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
 208 ; RV64-NEXT:    vmsne.vi v8, v8, 0, v0.t
 209 ; RV64-NEXT:    vfirst.m a1, v8, v0.t
 210 ; RV64-NEXT:    bltz a1, .LBB7_2
 211 ; RV64-NEXT:  # %bb.1:
 212 ; RV64-NEXT:    mv a0, a1
 213 ; RV64-NEXT:  .LBB7_2:
 214 ; RV64-NEXT:    ret
 215   %r = call iXLen @llvm.vp.cttz.elts.iXLen.v2i64(<2 x i64> %src, i1 0, <2 x i1> %m, i32 %evl)
 216   ret iXLen %r
 217 }
 218
 219 define iXLen @fixed_v2i64_zero_poison(<2 x i64> %src, <2 x i1> %m, i32 %evl) {
 220 ; RV32-LABEL: fixed_v2i64_zero_poison:
 221 ; RV32:       # %bb.0:
 222 ; RV32-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
 223 ; RV32-NEXT:    vmsne.vi v8, v8, 0, v0.t
 224 ; RV32-NEXT:    vfirst.m a0, v8, v0.t
 225 ; RV32-NEXT:    ret
 226 ;
 227 ; RV64-LABEL: fixed_v2i64_zero_poison:
 228 ; RV64:       # %bb.0:
 229 ; RV64-NEXT:    slli a0, a0, 32
 230 ; RV64-NEXT:    srli a0, a0, 32
 231 ; RV64-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
 232 ; RV64-NEXT:    vmsne.vi v8, v8, 0, v0.t
 233 ; RV64-NEXT:    vfirst.m a0, v8, v0.t
 234 ; RV64-NEXT:    ret
 235   %r = call iXLen @llvm.vp.cttz.elts.iXLen.v2i64(<2 x i64> %src, i1 1, <2 x i1> %m, i32 %evl)
 236   ret iXLen %r
 237 }
 238
 239 declare iXLen @llvm.vp.cttz.elts.iXLen.nxv2i1(<vscale x 2 x i1>, i1, <vscale x 2 x i1>, i32)
 240 declare iXLen @llvm.vp.cttz.elts.iXLen.nxv2i32(<vscale x 2 x i32>, i1, <vscale x 2 x i1>, i32)
 241 declare iXLen @llvm.vp.cttz.elts.iXLen.nxv2i64(<vscale x 2 x i64>, i1, <vscale x 2 x i1>, i32)
 242 declare iXLen @llvm.vp.cttz.elts.iXLen.v2i64(<2 x i64>, i1, <2 x i1>, i32)