llvm/test/Transforms/LoopVectorize/X86/divs-with-tail-folding.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py UTC_ARGS: --version 5
   2 ; RUN: opt -p loop-vectorize -mtriple x86_64 -prefer-predicate-over-epilogue=predicate-dont-vectorize -mcpu=skylake-avx512 -S %s | FileCheck %s
   3
   4 define void @sdiv_feeding_gep(ptr %dst, i32 %x, i64 %M, i64 %conv6, i64 %N) {
   5 ; CHECK-LABEL: define void @sdiv_feeding_gep(
   6 ; CHECK-SAME: ptr [[DST:%.*]], i32 [[X:%.*]], i64 [[M:%.*]], i64 [[CONV6:%.*]], i64 [[N:%.*]]) #[[ATTR0:[0-9]+]] {
   7 ; CHECK-NEXT:  [[ENTRY:.*]]:
   8 ; CHECK-NEXT:    [[CONV61:%.*]] = zext i32 [[X]] to i64
   9 ; CHECK-NEXT:    br i1 false, label %[[SCALAR_PH:.*]], label %[[VECTOR_SCEVCHECK:.*]]
  10 ; CHECK:       [[VECTOR_SCEVCHECK]]:
  11 ; CHECK-NEXT:    [[TMP0:%.*]] = add i64 [[N]], -1
  12 ; CHECK-NEXT:    [[TMP1:%.*]] = trunc i64 [[TMP0]] to i32
  13 ; CHECK-NEXT:    [[TMP2:%.*]] = icmp slt i32 [[TMP1]], 0
  14 ; CHECK-NEXT:    [[TMP3:%.*]] = icmp ugt i64 [[TMP0]], 4294967295
  15 ; CHECK-NEXT:    [[TMP4:%.*]] = or i1 [[TMP2]], [[TMP3]]
  16 ; CHECK-NEXT:    br i1 [[TMP4]], label %[[SCALAR_PH]], label %[[VECTOR_PH:.*]]
  17 ; CHECK:       [[VECTOR_PH]]:
  18 ; CHECK-NEXT:    [[N_RND_UP:%.*]] = add i64 [[N]], 3
  19 ; CHECK-NEXT:    [[N_MOD_VF:%.*]] = urem i64 [[N_RND_UP]], 4
  20 ; CHECK-NEXT:    [[N_VEC:%.*]] = sub i64 [[N_RND_UP]], [[N_MOD_VF]]
  21 ; CHECK-NEXT:    [[TRIP_COUNT_MINUS_1:%.*]] = sub i64 [[N]], 1
  22 ; CHECK-NEXT:    [[TMP17:%.*]] = sdiv i64 [[M]], [[CONV6]]
  23 ; CHECK-NEXT:    [[TMP19:%.*]] = trunc i64 [[TMP17]] to i32
  24 ; CHECK-NEXT:    [[TMP20:%.*]] = mul i64 [[TMP17]], [[CONV61]]
  25 ; CHECK-NEXT:    [[TMP23:%.*]] = mul i32 [[X]], [[TMP19]]
  26 ; CHECK-NEXT:    [[BROADCAST_SPLATINSERT1:%.*]] = insertelement <4 x i64> poison, i64 [[TRIP_COUNT_MINUS_1]], i64 0
  27 ; CHECK-NEXT:    [[BROADCAST_SPLAT2:%.*]] = shufflevector <4 x i64> [[BROADCAST_SPLATINSERT1]], <4 x i64> poison, <4 x i32> zeroinitializer
  28 ; CHECK-NEXT:    br label %[[VECTOR_BODY:.*]]
  29 ; CHECK:       [[VECTOR_BODY]]:
  30 ; CHECK-NEXT:    [[INDEX:%.*]] = phi i64 [ 0, %[[VECTOR_PH]] ], [ [[INDEX_NEXT:%.*]], %[[VECTOR_BODY]] ]
  31 ; CHECK-NEXT:    [[TMP5:%.*]] = add i64 [[INDEX]], 0
  32 ; CHECK-NEXT:    [[BROADCAST_SPLATINSERT:%.*]] = insertelement <4 x i64> poison, i64 [[INDEX]], i64 0
  33 ; CHECK-NEXT:    [[BROADCAST_SPLAT:%.*]] = shufflevector <4 x i64> [[BROADCAST_SPLATINSERT]], <4 x i64> poison, <4 x i32> zeroinitializer
  34 ; CHECK-NEXT:    [[VEC_IV:%.*]] = add <4 x i64> [[BROADCAST_SPLAT]], <i64 0, i64 1, i64 2, i64 3>
  35 ; CHECK-NEXT:    [[TMP6:%.*]] = icmp ule <4 x i64> [[VEC_IV]], [[BROADCAST_SPLAT2]]
  36 ; CHECK-NEXT:    [[TMP21:%.*]] = sub i64 [[TMP5]], [[TMP20]]
  37 ; CHECK-NEXT:    [[TMP22:%.*]] = trunc i64 [[TMP21]] to i32
  38 ; CHECK-NEXT:    [[TMP24:%.*]] = add i32 [[TMP23]], [[TMP22]]
  39 ; CHECK-NEXT:    [[TMP25:%.*]] = sext i32 [[TMP24]] to i64
  40 ; CHECK-NEXT:    [[TMP26:%.*]] = getelementptr double, ptr [[DST]], i64 [[TMP25]]
  41 ; CHECK-NEXT:    [[TMP27:%.*]] = getelementptr double, ptr [[TMP26]], i32 0
  42 ; CHECK-NEXT:    call void @llvm.masked.store.v4f64.p0(<4 x double> zeroinitializer, ptr [[TMP27]], i32 8, <4 x i1> [[TMP6]])
  43 ; CHECK-NEXT:    [[INDEX_NEXT]] = add i64 [[INDEX]], 4
  44 ; CHECK-NEXT:    [[TMP28:%.*]] = icmp eq i64 [[INDEX_NEXT]], [[N_VEC]]
  45 ; CHECK-NEXT:    br i1 [[TMP28]], label %[[MIDDLE_BLOCK:.*]], label %[[VECTOR_BODY]], !llvm.loop [[LOOP0:![0-9]+]]
  46 ; CHECK:       [[MIDDLE_BLOCK]]:
  47 ; CHECK-NEXT:    br i1 true, label %[[EXIT:.*]], label %[[SCALAR_PH]]
  48 ; CHECK:       [[SCALAR_PH]]:
  49 ; CHECK-NEXT:    [[BC_RESUME_VAL:%.*]] = phi i64 [ [[N_VEC]], %[[MIDDLE_BLOCK]] ], [ 0, %[[VECTOR_SCEVCHECK]] ], [ 0, %[[ENTRY]] ]
  50 ; CHECK-NEXT:    br label %[[LOOP:.*]]
  51 ; CHECK:       [[LOOP]]:
  52 ; CHECK-NEXT:    [[IV:%.*]] = phi i64 [ [[BC_RESUME_VAL]], %[[SCALAR_PH]] ], [ [[IV_NEXT:%.*]], %[[LOOP]] ]
  53 ; CHECK-NEXT:    [[DIV18:%.*]] = sdiv i64 [[M]], [[CONV6]]
  54 ; CHECK-NEXT:    [[CONV20:%.*]] = trunc i64 [[DIV18]] to i32
  55 ; CHECK-NEXT:    [[MUL30:%.*]] = mul i64 [[DIV18]], [[CONV61]]
  56 ; CHECK-NEXT:    [[SUB31:%.*]] = sub i64 [[IV]], [[MUL30]]
  57 ; CHECK-NEXT:    [[CONV34:%.*]] = trunc i64 [[SUB31]] to i32
  58 ; CHECK-NEXT:    [[MUL35:%.*]] = mul i32 [[X]], [[CONV20]]
  59 ; CHECK-NEXT:    [[ADD36:%.*]] = add i32 [[MUL35]], [[CONV34]]
  60 ; CHECK-NEXT:    [[IDXPROM:%.*]] = sext i32 [[ADD36]] to i64
  61 ; CHECK-NEXT:    [[GEP:%.*]] = getelementptr double, ptr [[DST]], i64 [[IDXPROM]]
  62 ; CHECK-NEXT:    store double 0.000000e+00, ptr [[GEP]], align 8
  63 ; CHECK-NEXT:    [[IV_NEXT]] = add i64 [[IV]], 1
  64 ; CHECK-NEXT:    [[EC:%.*]] = icmp eq i64 [[IV_NEXT]], [[N]]
  65 ; CHECK-NEXT:    br i1 [[EC]], label %[[EXIT]], label %[[LOOP]], !llvm.loop [[LOOP3:![0-9]+]]
  66 ; CHECK:       [[EXIT]]:
  67 ; CHECK-NEXT:    ret void
  68 ;
  69 entry:
  70   %conv61 = zext i32 %x to i64
  71   br label %loop
  72
  73 loop:
  74   %iv = phi i64 [ 0, %entry ], [ %iv.next, %loop ]
  75   %div18 = sdiv i64 %M, %conv6
  76   %conv20 = trunc i64 %div18 to i32
  77   %mul30 = mul i64 %div18, %conv61
  78   %sub31 = sub i64 %iv, %mul30
  79   %conv34 = trunc i64 %sub31 to i32
  80   %mul35 = mul i32 %x, %conv20
  81   %add36 = add i32 %mul35, %conv34
  82   %idxprom = sext i32 %add36 to i64
  83   %gep = getelementptr double, ptr %dst, i64 %idxprom
  84   store double 0.000000e+00, ptr %gep, align 8
  85   %iv.next = add i64 %iv, 1
  86   %ec = icmp eq i64 %iv.next, %N
  87   br i1 %ec, label %exit, label %loop
  88
  89 exit:
  90   ret void
  91 }
  92
  93 define void @sdiv_feeding_gep_predicated(ptr %dst, i32 %x, i64 %M, i64 %conv6, i64 %N) {
  94 ; CHECK-LABEL: define void @sdiv_feeding_gep_predicated(
  95 ; CHECK-SAME: ptr [[DST:%.*]], i32 [[X:%.*]], i64 [[M:%.*]], i64 [[CONV6:%.*]], i64 [[N:%.*]]) #[[ATTR0]] {
  96 ; CHECK-NEXT:  [[ENTRY:.*]]:
  97 ; CHECK-NEXT:    [[CONV61:%.*]] = zext i32 [[X]] to i64
  98 ; CHECK-NEXT:    br i1 false, label %[[SCALAR_PH:.*]], label %[[VECTOR_SCEVCHECK:.*]]
  99 ; CHECK:       [[VECTOR_SCEVCHECK]]:
 100 ; CHECK-NEXT:    [[TMP0:%.*]] = add i64 [[N]], -1
 101 ; CHECK-NEXT:    [[TMP1:%.*]] = trunc i64 [[TMP0]] to i32
 102 ; CHECK-NEXT:    [[TMP2:%.*]] = icmp slt i32 [[TMP1]], 0
 103 ; CHECK-NEXT:    [[TMP3:%.*]] = icmp ugt i64 [[TMP0]], 4294967295
 104 ; CHECK-NEXT:    [[TMP4:%.*]] = or i1 [[TMP2]], [[TMP3]]
 105 ; CHECK-NEXT:    br i1 [[TMP4]], label %[[SCALAR_PH]], label %[[VECTOR_PH:.*]]
 106 ; CHECK:       [[VECTOR_PH]]:
 107 ; CHECK-NEXT:    [[N_RND_UP:%.*]] = add i64 [[N]], 3
 108 ; CHECK-NEXT:    [[N_MOD_VF:%.*]] = urem i64 [[N_RND_UP]], 4
 109 ; CHECK-NEXT:    [[N_VEC:%.*]] = sub i64 [[N_RND_UP]], [[N_MOD_VF]]
 110 ; CHECK-NEXT:    [[TRIP_COUNT_MINUS_1:%.*]] = sub i64 [[N]], 1
 111 ; CHECK-NEXT:    [[BROADCAST_SPLATINSERT:%.*]] = insertelement <4 x i64> poison, i64 [[TRIP_COUNT_MINUS_1]], i64 0
 112 ; CHECK-NEXT:    [[BROADCAST_SPLAT:%.*]] = shufflevector <4 x i64> [[BROADCAST_SPLATINSERT]], <4 x i64> poison, <4 x i32> zeroinitializer
 113 ; CHECK-NEXT:    [[BROADCAST_SPLATINSERT1:%.*]] = insertelement <4 x i64> poison, i64 [[M]], i64 0
 114 ; CHECK-NEXT:    [[BROADCAST_SPLAT2:%.*]] = shufflevector <4 x i64> [[BROADCAST_SPLATINSERT1]], <4 x i64> poison, <4 x i32> zeroinitializer
 115 ; CHECK-NEXT:    br label %[[VECTOR_BODY:.*]]
 116 ; CHECK:       [[VECTOR_BODY]]:
 117 ; CHECK-NEXT:    [[INDEX:%.*]] = phi i64 [ 0, %[[VECTOR_PH]] ], [ [[INDEX_NEXT:%.*]], %[[PRED_SDIV_CONTINUE8:.*]] ]
 118 ; CHECK-NEXT:    [[VEC_IND:%.*]] = phi <4 x i64> [ <i64 0, i64 1, i64 2, i64 3>, %[[VECTOR_PH]] ], [ [[VEC_IND_NEXT:%.*]], %[[PRED_SDIV_CONTINUE8]] ]
 119 ; CHECK-NEXT:    [[TMP5:%.*]] = add i64 [[INDEX]], 0
 120 ; CHECK-NEXT:    [[TMP6:%.*]] = icmp ule <4 x i64> [[VEC_IND]], [[BROADCAST_SPLAT]]
 121 ; CHECK-NEXT:    [[TMP7:%.*]] = icmp ule <4 x i64> [[VEC_IND]], [[BROADCAST_SPLAT2]]
 122 ; CHECK-NEXT:    [[TMP8:%.*]] = select <4 x i1> [[TMP6]], <4 x i1> [[TMP7]], <4 x i1> zeroinitializer
 123 ; CHECK-NEXT:    [[TMP9:%.*]] = extractelement <4 x i1> [[TMP8]], i32 0
 124 ; CHECK-NEXT:    br i1 [[TMP9]], label %[[PRED_SDIV_IF:.*]], label %[[PRED_SDIV_CONTINUE:.*]]
 125 ; CHECK:       [[PRED_SDIV_IF]]:
 126 ; CHECK-NEXT:    [[TMP10:%.*]] = sdiv i64 [[M]], [[CONV6]]
 127 ; CHECK-NEXT:    br label %[[PRED_SDIV_CONTINUE]]
 128 ; CHECK:       [[PRED_SDIV_CONTINUE]]:
 129 ; CHECK-NEXT:    [[TMP11:%.*]] = phi i64 [ poison, %[[VECTOR_BODY]] ], [ [[TMP10]], %[[PRED_SDIV_IF]] ]
 130 ; CHECK-NEXT:    [[TMP12:%.*]] = extractelement <4 x i1> [[TMP8]], i32 1
 131 ; CHECK-NEXT:    br i1 [[TMP12]], label %[[PRED_SDIV_IF3:.*]], label %[[PRED_SDIV_CONTINUE4:.*]]
 132 ; CHECK:       [[PRED_SDIV_IF3]]:
 133 ; CHECK-NEXT:    [[TMP13:%.*]] = sdiv i64 [[M]], [[CONV6]]
 134 ; CHECK-NEXT:    br label %[[PRED_SDIV_CONTINUE4]]
 135 ; CHECK:       [[PRED_SDIV_CONTINUE4]]:
 136 ; CHECK-NEXT:    [[TMP15:%.*]] = extractelement <4 x i1> [[TMP8]], i32 2
 137 ; CHECK-NEXT:    br i1 [[TMP15]], label %[[PRED_SDIV_IF5:.*]], label %[[PRED_SDIV_CONTINUE6:.*]]
 138 ; CHECK:       [[PRED_SDIV_IF5]]:
 139 ; CHECK-NEXT:    [[TMP16:%.*]] = sdiv i64 [[M]], [[CONV6]]
 140 ; CHECK-NEXT:    br label %[[PRED_SDIV_CONTINUE6]]
 141 ; CHECK:       [[PRED_SDIV_CONTINUE6]]:
 142 ; CHECK-NEXT:    [[TMP18:%.*]] = extractelement <4 x i1> [[TMP8]], i32 3
 143 ; CHECK-NEXT:    br i1 [[TMP18]], label %[[PRED_SDIV_IF7:.*]], label %[[PRED_SDIV_CONTINUE8]]
 144 ; CHECK:       [[PRED_SDIV_IF7]]:
 145 ; CHECK-NEXT:    [[TMP19:%.*]] = sdiv i64 [[M]], [[CONV6]]
 146 ; CHECK-NEXT:    br label %[[PRED_SDIV_CONTINUE8]]
 147 ; CHECK:       [[PRED_SDIV_CONTINUE8]]:
 148 ; CHECK-NEXT:    [[TMP21:%.*]] = trunc i64 [[TMP11]] to i32
 149 ; CHECK-NEXT:    [[TMP22:%.*]] = mul i64 [[TMP11]], [[CONV61]]
 150 ; CHECK-NEXT:    [[TMP23:%.*]] = sub i64 [[TMP5]], [[TMP22]]
 151 ; CHECK-NEXT:    [[TMP24:%.*]] = trunc i64 [[TMP23]] to i32
 152 ; CHECK-NEXT:    [[TMP25:%.*]] = mul i32 [[X]], [[TMP21]]
 153 ; CHECK-NEXT:    [[TMP26:%.*]] = add i32 [[TMP25]], [[TMP24]]
 154 ; CHECK-NEXT:    [[TMP27:%.*]] = sext i32 [[TMP26]] to i64
 155 ; CHECK-NEXT:    [[TMP28:%.*]] = getelementptr double, ptr [[DST]], i64 [[TMP27]]
 156 ; CHECK-NEXT:    [[TMP29:%.*]] = getelementptr double, ptr [[TMP28]], i32 0
 157 ; CHECK-NEXT:    call void @llvm.masked.store.v4f64.p0(<4 x double> zeroinitializer, ptr [[TMP29]], i32 8, <4 x i1> [[TMP8]])
 158 ; CHECK-NEXT:    [[INDEX_NEXT]] = add i64 [[INDEX]], 4
 159 ; CHECK-NEXT:    [[VEC_IND_NEXT]] = add <4 x i64> [[VEC_IND]], splat (i64 4)
 160 ; CHECK-NEXT:    [[TMP30:%.*]] = icmp eq i64 [[INDEX_NEXT]], [[N_VEC]]
 161 ; CHECK-NEXT:    br i1 [[TMP30]], label %[[MIDDLE_BLOCK:.*]], label %[[VECTOR_BODY]], !llvm.loop [[LOOP4:![0-9]+]]
 162 ; CHECK:       [[MIDDLE_BLOCK]]:
 163 ; CHECK-NEXT:    br i1 true, label %[[EXIT:.*]], label %[[SCALAR_PH]]
 164 ; CHECK:       [[SCALAR_PH]]:
 165 ; CHECK-NEXT:    [[BC_RESUME_VAL:%.*]] = phi i64 [ [[N_VEC]], %[[MIDDLE_BLOCK]] ], [ 0, %[[VECTOR_SCEVCHECK]] ], [ 0, %[[ENTRY]] ]
 166 ; CHECK-NEXT:    br label %[[LOOP:.*]]
 167 ; CHECK:       [[LOOP]]:
 168 ; CHECK-NEXT:    [[IV:%.*]] = phi i64 [ [[BC_RESUME_VAL]], %[[SCALAR_PH]] ], [ [[IV_NEXT:%.*]], %[[LOOP_LATCH:.*]] ]
 169 ; CHECK-NEXT:    [[C:%.*]] = icmp ule i64 [[IV]], [[M]]
 170 ; CHECK-NEXT:    br i1 [[C]], label %[[THEN:.*]], label %[[LOOP_LATCH]]
 171 ; CHECK:       [[THEN]]:
 172 ; CHECK-NEXT:    [[DIV18:%.*]] = sdiv i64 [[M]], [[CONV6]]
 173 ; CHECK-NEXT:    [[CONV20:%.*]] = trunc i64 [[DIV18]] to i32
 174 ; CHECK-NEXT:    [[MUL30:%.*]] = mul i64 [[DIV18]], [[CONV61]]
 175 ; CHECK-NEXT:    [[SUB31:%.*]] = sub i64 [[IV]], [[MUL30]]
 176 ; CHECK-NEXT:    [[CONV34:%.*]] = trunc i64 [[SUB31]] to i32
 177 ; CHECK-NEXT:    [[MUL35:%.*]] = mul i32 [[X]], [[CONV20]]
 178 ; CHECK-NEXT:    [[ADD36:%.*]] = add i32 [[MUL35]], [[CONV34]]
 179 ; CHECK-NEXT:    [[IDXPROM:%.*]] = sext i32 [[ADD36]] to i64
 180 ; CHECK-NEXT:    [[GEP:%.*]] = getelementptr double, ptr [[DST]], i64 [[IDXPROM]]
 181 ; CHECK-NEXT:    store double 0.000000e+00, ptr [[GEP]], align 8
 182 ; CHECK-NEXT:    br label %[[LOOP_LATCH]]
 183 ; CHECK:       [[LOOP_LATCH]]:
 184 ; CHECK-NEXT:    [[IV_NEXT]] = add i64 [[IV]], 1
 185 ; CHECK-NEXT:    [[EC:%.*]] = icmp eq i64 [[IV_NEXT]], [[N]]
 186 ; CHECK-NEXT:    br i1 [[EC]], label %[[EXIT]], label %[[LOOP]], !llvm.loop [[LOOP5:![0-9]+]]
 187 ; CHECK:       [[EXIT]]:
 188 ; CHECK-NEXT:    ret void
 189 ;
 190 entry:
 191   %conv61 = zext i32 %x to i64
 192   br label %loop
 193
 194 loop:
 195   %iv = phi i64 [ 0, %entry ], [ %iv.next, %loop.latch ]
 196   %c = icmp ule i64 %iv, %M
 197   br i1 %c, label %then, label %loop.latch
 198
 199 then:
 200   %div18 = sdiv i64 %M, %conv6
 201   %conv20 = trunc i64 %div18 to i32
 202   %mul30 = mul i64 %div18, %conv61
 203   %sub31 = sub i64 %iv, %mul30
 204   %conv34 = trunc i64 %sub31 to i32
 205   %mul35 = mul i32 %x, %conv20
 206   %add36 = add i32 %mul35, %conv34
 207   %idxprom = sext i32 %add36 to i64
 208   %gep = getelementptr double, ptr %dst, i64 %idxprom
 209   store double 0.000000e+00, ptr %gep, align 8
 210   br label %loop.latch
 211
 212 loop.latch:
 213   %iv.next = add i64 %iv, 1
 214   %ec = icmp eq i64 %iv.next, %N
 215   br i1 %ec, label %exit, label %loop
 216
 217 exit:
 218   ret void
 219 }
 220
 221 define void @udiv_urem_feeding_gep(i64 %x, ptr %dst, i64 %N) {
 222 ; CHECK-LABEL: define void @udiv_urem_feeding_gep(
 223 ; CHECK-SAME: i64 [[X:%.*]], ptr [[DST:%.*]], i64 [[N:%.*]]) #[[ATTR0]] {
 224 ; CHECK-NEXT:  [[ENTRY:.*]]:
 225 ; CHECK-NEXT:    [[MUL_1_I:%.*]] = mul i64 [[X]], [[X]]
 226 ; CHECK-NEXT:    [[MUL_2_I:%.*]] = mul i64 [[MUL_1_I]], [[X]]
 227 ; CHECK-NEXT:    br label %[[LOOP:.*]]
 228 ; CHECK:       [[LOOP]]:
 229 ; CHECK-NEXT:    [[IV:%.*]] = phi i64 [ 0, %[[ENTRY]] ], [ [[IV_NEXT:%.*]], %[[LOOP]] ]
 230 ; CHECK-NEXT:    [[DIV_I:%.*]] = udiv i64 [[IV]], [[MUL_2_I]]
 231 ; CHECK-NEXT:    [[REM_I:%.*]] = urem i64 [[IV]], [[MUL_2_I]]
 232 ; CHECK-NEXT:    [[DIV_1_I:%.*]] = udiv i64 [[REM_I]], [[MUL_1_I]]
 233 ; CHECK-NEXT:    [[REM_1_I:%.*]] = urem i64 [[REM_I]], [[MUL_1_I]]
 234 ; CHECK-NEXT:    [[DIV_2_I:%.*]] = udiv i64 [[REM_1_I]], [[X]]
 235 ; CHECK-NEXT:    [[REM_2_I:%.*]] = urem i64 [[REM_1_I]], [[X]]
 236 ; CHECK-NEXT:    [[MUL_I:%.*]] = mul i64 [[X]], [[DIV_I]]
 237 ; CHECK-NEXT:    [[ADD_I:%.*]] = add i64 [[MUL_I]], [[DIV_1_I]]
 238 ; CHECK-NEXT:    [[MUL_1_I9:%.*]] = mul i64 [[ADD_I]], [[X]]
 239 ; CHECK-NEXT:    [[ADD_1_I:%.*]] = add i64 [[MUL_1_I9]], [[DIV_2_I]]
 240 ; CHECK-NEXT:    [[MUL_2_I11:%.*]] = mul i64 [[ADD_1_I]], [[X]]
 241 ; CHECK-NEXT:    [[ADD_2_I:%.*]] = add i64 [[MUL_2_I11]], [[REM_2_I]]
 242 ; CHECK-NEXT:    [[SEXT_I:%.*]] = shl i64 [[ADD_2_I]], 32
 243 ; CHECK-NEXT:    [[CONV6_I:%.*]] = ashr i64 [[SEXT_I]], 32
 244 ; CHECK-NEXT:    [[GEP:%.*]] = getelementptr i64, ptr [[DST]], i64 [[CONV6_I]]
 245 ; CHECK-NEXT:    store i64 [[DIV_I]], ptr [[GEP]], align 4
 246 ; CHECK-NEXT:    [[IV_NEXT]] = add i64 [[IV]], 1
 247 ; CHECK-NEXT:    [[EXITCOND_NOT:%.*]] = icmp eq i64 [[IV]], [[N]]
 248 ; CHECK-NEXT:    br i1 [[EXITCOND_NOT]], label %[[EXIT:.*]], label %[[LOOP]]
 249 ; CHECK:       [[EXIT]]:
 250 ; CHECK-NEXT:    ret void
 251 ;
 252 entry:
 253   %mul.1.i = mul i64 %x, %x
 254   %mul.2.i = mul i64 %mul.1.i, %x
 255   br label %loop
 256
 257 loop:
 258   %iv = phi i64 [ 0, %entry ], [ %iv.next, %loop ]
 259   %div.i = udiv i64 %iv, %mul.2.i
 260   %rem.i = urem i64 %iv, %mul.2.i
 261   %div.1.i = udiv i64 %rem.i, %mul.1.i
 262   %rem.1.i = urem i64 %rem.i, %mul.1.i
 263   %div.2.i = udiv i64 %rem.1.i, %x
 264   %rem.2.i = urem i64 %rem.1.i, %x
 265   %mul.i = mul i64 %x, %div.i
 266   %add.i = add i64 %mul.i, %div.1.i
 267   %mul.1.i9 = mul i64 %add.i, %x
 268   %add.1.i = add i64 %mul.1.i9, %div.2.i
 269   %mul.2.i11 = mul i64 %add.1.i, %x
 270   %add.2.i = add i64 %mul.2.i11, %rem.2.i
 271   %sext.i = shl i64 %add.2.i, 32
 272   %conv6.i = ashr i64 %sext.i, 32
 273   %gep = getelementptr i64, ptr %dst, i64 %conv6.i
 274   store i64 %div.i, ptr %gep, align 4
 275   %iv.next = add i64 %iv, 1
 276   %exitcond.not = icmp eq i64 %iv, %N
 277   br i1 %exitcond.not, label %exit, label %loop
 278
 279 exit:
 280   ret void
 281 }
 282 ;.
 283 ; CHECK: [[LOOP0]] = distinct !{[[LOOP0]], [[META1:![0-9]+]], [[META2:![0-9]+]]}
 284 ; CHECK: [[META1]] = !{!"llvm.loop.isvectorized", i32 1}
 285 ; CHECK: [[META2]] = !{!"llvm.loop.unroll.runtime.disable"}
 286 ; CHECK: [[LOOP3]] = distinct !{[[LOOP3]], [[META1]]}
 287 ; CHECK: [[LOOP4]] = distinct !{[[LOOP4]], [[META1]], [[META2]]}
 288 ; CHECK: [[LOOP5]] = distinct !{[[LOOP5]], [[META1]]}
 289 ;.