llvm/test/Transforms/SLPVectorizer/reduction-gather-non-scheduled-extracts.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py UTC_ARGS: --version 3
   2 ; RUN: %if x86-registered-target %{ opt -S --passes=slp-vectorizer -mtriple=x86_64-sie-ps5 < %s | FileCheck %s %}
   3 ; RUN: %if aarch64-registered-target %{ opt -S --passes=slp-vectorizer -mtriple=aarch64-unknown-linux-gnu < %s | FileCheck %s %}
   4
   5 define void @tes() {
   6 ; CHECK-LABEL: define void @tes() {
   7 ; CHECK-NEXT:  entry:
   8 ; CHECK-NEXT:    [[TMP0:%.*]] = fcmp ole <2 x double> zeroinitializer, zeroinitializer
   9 ; CHECK-NEXT:    br label [[TMP1:%.*]]
  10 ; CHECK:       1:
  11 ; CHECK-NEXT:    [[TMP3:%.*]] = shufflevector <2 x i1> zeroinitializer, <2 x i1> [[TMP0]], <4 x i32> <i32 0, i32 0, i32 0, i32 2>
  12 ; CHECK-NEXT:    [[TMP4:%.*]] = call i1 @llvm.vector.reduce.and.v4i1(<4 x i1> [[TMP3]])
  13 ; CHECK-NEXT:    [[OP_RDX:%.*]] = select i1 false, i1 [[TMP4]], i1 false
  14 ; CHECK-NEXT:    [[OP_RDX1:%.*]] = select i1 false, i1 [[OP_RDX]], i1 false
  15 ; CHECK-NEXT:    br i1 [[OP_RDX1]], label [[TMP6:%.*]], label [[TMP5:%.*]]
  16 ; CHECK:       4:
  17 ; CHECK-NEXT:    ret void
  18 ; CHECK:       5:
  19 ; CHECK-NEXT:    ret void
  20 ;
  21 entry:
  22   %0 = extractelement <2 x i1> zeroinitializer, i64 0
  23   %1 = extractelement <2 x i1> zeroinitializer, i64 0
  24   %2 = fcmp ole <2 x double> zeroinitializer, zeroinitializer
  25   %3 = extractelement <2 x i1> %2, i64 0
  26   %4 = extractelement <2 x i1> zeroinitializer, i64 0
  27   br label %5
  28
  29 5:
  30   %6 = select i1 false, i1 false, i1 false
  31   %7 = select i1 %6, i1 %0, i1 false
  32   %8 = select i1 %7, i1 %1, i1 false
  33   %9 = select i1 %8, i1 false, i1 false
  34   %10 = select i1 %9, i1 %3, i1 false
  35   %11 = select i1 %10, i1 %4, i1 false
  36   br i1 %11, label %12, label %13
  37
  38 12:
  39   ret void
  40
  41 13:
  42   ret void
  43 }