[AArch64] Regenerate fp16 tests.
[llvm-project.git] / llvm / test / CodeGen / SystemZ / fp-move-09.ll
blob31f2365a6af47490e399d09170e3581f55420532
1 ; Test moves between FPRs and GPRs for z196 and zEC12.
3 ; RUN: llc < %s -mtriple=s390x-linux-gnu -mcpu=z196 | FileCheck %s
5 ; Check that moves from i32s to floats can use high registers.
6 define float @f1(i16 *%ptr) {
7 ; CHECK-LABEL: f1:
8 ; CHECK: llhh [[REG:%r[0-5]]], 0(%r2)
9 ; CHECK: oihh [[REG]], 16256
10 ; CHECK: ldgr %f0, [[REG]]
11 ; CHECK: br %r14
12   %base = load i16, i16 *%ptr
13   %ext = zext i16 %base to i32
14   %full = or i32 %ext, 1065353216
15   %res = bitcast i32 %full to float
16   ret float %res
19 ; Check that moves from floats to i32s can use high registers.
20 ; This "store the low byte" technique is used by llvmpipe, for example.
21 define void @f2(float %val, i8 *%ptr) {
22 ; CHECK-LABEL: f2:
23 ; CHECK: lgdr [[REG:%r[0-5]]], %f0
24 ; CHECK: stch [[REG]], 0(%r2)
25 ; CHECK: br %r14
26   %res = bitcast float %val to i32
27   %trunc = trunc i32 %res to i8
28   store i8 %trunc, i8 *%ptr
29   ret void
32 ; Like f2, but with a conditional store.
33 define void @f3(float %val, i8 *%ptr, i32 %which) {
34 ; CHECK-LABEL: f3:
35 ; CHECK: ciblh %r3, 0, 0(%r14)
37 ; CHECK: lgdr [[REG:%r[0-5]]], %f0
38 ; CHECK: stch [[REG]], 0(%r2)
39 ; CHECK: br %r14
40   %int = bitcast float %val to i32
41   %trunc = trunc i32 %int to i8
42   %old = load i8, i8 *%ptr
43   %cmp = icmp eq i32 %which, 0
44   %res = select i1 %cmp, i8 %trunc, i8 %old
45   store i8 %res, i8 *%ptr
46   ret void
49 ; ...and again with 16-bit memory.
50 define void @f4(float %val, i16 *%ptr, i32 %which) {
51 ; CHECK-LABEL: f4:
52 ; CHECK: ciblh %r3, 0, 0(%r14)
53 ; CHECK: lgdr [[REG:%r[0-5]]], %f0
54 ; CHECK: sthh [[REG]], 0(%r2)
55 ; CHECK: br %r14
56   %int = bitcast float %val to i32
57   %trunc = trunc i32 %int to i16
58   %old = load i16, i16 *%ptr
59   %cmp = icmp eq i32 %which, 0
60   %res = select i1 %cmp, i16 %trunc, i16 %old
61   store i16 %res, i16 *%ptr
62   ret void