llvm/test/CodeGen/AMDGPU/i1-copy-phi.ll

   1 ; RUN: llc -march=amdgcn -verify-machineinstrs < %s | FileCheck -check-prefix=SI %s
   2 ; RUN: llc -march=amdgcn -mcpu=tonga -verify-machineinstrs < %s | FileCheck -check-prefix=SI %s
   3
   4 ; SI-LABEL: {{^}}br_i1_phi:
   5
   6 ; SI: ; %bb
   7 ; SI:    s_mov_b64           [[TMP:s\[[0-9]+:[0-9]+\]]], 0
   8
   9 ; SI: ; %bb2
  10 ; SI:    s_mov_b64           [[TMP]], exec
  11
  12 ; SI: ; %bb3
  13 ; SI:    s_and_saveexec_b64  {{s\[[0-9]+:[0-9]+\]}}, [[TMP]]
  14
  15 define amdgpu_kernel void @br_i1_phi(i32 %arg) {
  16 bb:
  17   %tidig = call i32 @llvm.amdgcn.workitem.id.x()
  18   %cmp = trunc i32 %tidig to i1
  19   br i1 %cmp, label %bb2, label %bb3
  20
  21 bb2:                                              ; preds = %bb
  22   br label %bb3
  23
  24 bb3:                                              ; preds = %bb2, %bb
  25   %tmp = phi i1 [ true, %bb2 ], [ false, %bb ]
  26   br i1 %tmp, label %bb4, label %bb6
  27
  28 bb4:                                              ; preds = %bb3
  29   %val = load volatile i32, i32 addrspace(1)* undef
  30   %tmp5 = mul i32 %val, %arg
  31   br label %bb6
  32
  33 bb6:                                              ; preds = %bb4, %bb3
  34   ret void
  35 }
  36
  37 declare i32 @llvm.amdgcn.workitem.id.x() #0
  38
  39 attributes #0 = { nounwind readnone }
  40
  41 ; Make sure this won't crash.
  42 ; SI-LABEL: {{^}}vcopy_i1_undef
  43 ; SI: v_cndmask_b32_e64
  44 ; SI: v_cndmask_b32_e64
  45 define <2 x float> @vcopy_i1_undef(<2 x float> addrspace(1)* %p) {
  46 entry:
  47   br i1 undef, label %exit, label %false
  48
  49 false:
  50   %x = load <2 x float>, <2 x float> addrspace(1)* %p
  51   %cmp = fcmp one <2 x float> %x, zeroinitializer
  52   br label %exit
  53
  54 exit:
  55   %c = phi <2 x i1> [ undef, %entry ], [ %cmp, %false ]
  56   %ret = select <2 x i1> %c, <2 x float> <float 2.0, float 2.0>, <2 x float> <float 4.0, float 4.0>
  57   ret <2 x float> %ret
  58 }