llvm/test/CodeGen/AMDGPU/llvm.log.f16.ll

   1 ; RUN: llc -amdgpu-scalarize-global-loads=false -march=amdgcn -mcpu=tahiti -verify-machineinstrs < %s | FileCheck --check-prefixes=SI,FUNC %s
   2 ; RUN: llc -amdgpu-scalarize-global-loads=false -march=amdgcn -mcpu=fiji -verify-machineinstrs < %s | FileCheck --check-prefixes=VI,VIGFX9,FUNC %s
   3 ; RUN: llc -amdgpu-scalarize-global-loads=false -march=amdgcn -mcpu=gfx900 -verify-machineinstrs < %s | FileCheck --check-prefixes=GFX9,VIGFX9,FUNC %s
   4
   5 declare half @llvm.log.f16(half %a)
   6 declare <2 x half> @llvm.log.v2f16(<2 x half> %a)
   7
   8 ; FUNC-LABEL: {{^}}log_f16
   9 ; SI:     buffer_load_ushort v[[A_F16_0:[0-9]+]]
  10 ; VI:     flat_load_ushort v[[A_F16_0:[0-9]+]]
  11 ; GFX9:   global_load_ushort v[[A_F16_0:[0-9]+]]
  12 ; SI:     v_cvt_f32_f16_e32 v[[A_F32_0:[0-9]+]], v[[A_F16_0]]
  13 ; SI:     v_log_f32_e32 v[[R_F32_0:[0-9]+]], v[[A_F32_0]]
  14 ; SI:     v_mul_f32_e32 v[[R_F32_1:[0-9]+]], 0x3f317218, v[[R_F32_0]]
  15 ; SI:     v_cvt_f16_f32_e32 v[[R_F16_0:[0-9]+]], v[[R_F32_1]]
  16 ; VIGFX9: v_log_f16_e32 v[[R_F16_0:[0-9]+]], v[[A_F16_0]]
  17 ; VIGFX9: v_mul_f16_e32 v[[R_F16_0]], 0x398c, v[[R_F16_0]]
  18 ; SI:     buffer_store_short v[[R_F16_0]], v{{\[[0-9]+:[0-9]+\]}}
  19 ; VI:     flat_store_short v{{\[[0-9]+:[0-9]+\]}}, v[[R_F16_0]]
  20 ; GFX9:   global_store_short v{{\[[0-9]+:[0-9]+\]}}, v[[R_F16_0]]
  21 define void @log_f16(
  22     half addrspace(1)* %r,
  23     half addrspace(1)* %a) {
  24 entry:
  25   %a.val = load half, half addrspace(1)* %a
  26   %r.val = call half @llvm.log.f16(half %a.val)
  27   store half %r.val, half addrspace(1)* %r
  28   ret void
  29 }
  30
  31 ; FUNC-LABEL: {{^}}log_v2f16
  32 ; SI:     buffer_load_dword v[[A_F16_0:[0-9]+]]
  33 ; VI:     flat_load_dword v[[A_F16_0:[0-9]+]]
  34 ; GFX9:   global_load_dword v[[A_F16_0:[0-9]+]]
  35 ; VI:     v_mov_b32_e32 [[A_F32_2_V:v[0-9]+]], 0x398c
  36 ; SI:     v_lshrrev_b32_e32 v[[A_F16_1:[0-9]+]], 16, v[[A_F16_0]]
  37 ; SI:     v_cvt_f32_f16_e32 v[[A_F32_0:[0-9]+]], v[[A_F16_1]]
  38 ; SI:     v_cvt_f32_f16_e32 v[[A_F32_1:[0-9]+]], v[[A_F16_0]]
  39 ; SI:     v_log_f32_e32 v[[R_F32_0:[0-9]+]], v[[A_F32_0]]
  40 ; SI:     v_log_f32_e32 v[[R_F32_1:[0-9]+]], v[[A_F32_1]]
  41 ; SI:     v_mul_f32_e32 v[[R_F32_5:[0-9]+]], 0x3f317218, v[[R_F32_0]]
  42 ; SI:     v_cvt_f16_f32_e32 v[[R_F16_0:[0-9]+]], v[[R_F32_5]]
  43 ; SI:     v_mul_f32_e32 v[[R_F32_6:[0-9]+]], 0x3f317218, v[[R_F32_1]]
  44 ; SI:     v_cvt_f16_f32_e32 v[[R_F16_1:[0-9]+]], v[[R_F32_6]]
  45 ; GFX9:   v_log_f16_e32 v[[R_F16_2:[0-9]+]], v[[A_F16_0]]
  46 ; VIGFX9: v_log_f16_sdwa v[[R_F16_1:[0-9]+]], v[[A_F16_0]] dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:WORD_1
  47 ; VI:     v_log_f16_e32 v[[R_F16_0:[0-9]+]], v[[A_F16_0]]
  48 ; VI:     v_mul_f16_sdwa v[[R_F16_2:[0-9]+]], v[[R_F16_1]], [[A_F32_2_V]] dst_sel:WORD_1 dst_unused:UNUSED_PAD src0_sel:DWORD src1_sel:DWORD
  49 ; GFX9:   v_mul_f16_e32 v[[R_F32_3:[0-9]+]], 0x398c, v[[R_F16_2]]
  50 ; VIGFX9: v_mul_f16_e32 v[[R_F32_2:[0-9]+]], 0x398c, v[[R_F16_0]]
  51 ; SI:     v_lshlrev_b32_e32 v[[R_F16_HI:[0-9]+]], 16, v[[R_F16_0]]
  52 ; SI-NOT: v_and_b32_e32
  53 ; SI:     v_or_b32_e32 v[[R_F32_5:[0-9]+]], v[[R_F16_1]], v[[R_F16_0]]
  54 ; VI-NOT: v_and_b32_e32
  55 ; VI:     v_or_b32_e32 v[[R_F32_5:[0-9]+]], v[[R_F16_0]], v[[R_F16_2]]
  56 ; GFX9:   v_pack_b32_f16 v[[R_F32_5:[0-9]+]], v[[R_F32_3]], v[[R_F32_2]]
  57 ; SI:     buffer_store_dword v[[R_F32_5]]
  58 ; VI:     flat_store_dword v{{\[[0-9]+:[0-9]+\]}}, v[[R_F32_5]]
  59 ; GFX9:   global_store_dword v{{\[[0-9]+:[0-9]+\]}}, v[[R_F32_5]]
  60 define void @log_v2f16(
  61     <2 x half> addrspace(1)* %r,
  62     <2 x half> addrspace(1)* %a) {
  63 entry:
  64   %a.val = load <2 x half>, <2 x half> addrspace(1)* %a
  65   %r.val = call <2 x half> @llvm.log.v2f16(<2 x half> %a.val)
  66   store <2 x half> %r.val, <2 x half> addrspace(1)* %r
  67   ret void
  68 }