llvm/test/CodeGen/AMDGPU/regalloc-illegal-eviction-assert.ll

   1 ; RUN: not llc -march=amdgcn -mcpu=gfx908 -verify-machineinstrs -o - %s 2>%t.err | FileCheck %s
   2 ; RUN: FileCheck -check-prefix=ERR %s < %t.err
   3
   4 ; This testcase would fail on an "illegal eviction". If the assert was
   5 ; relaxed to allow equivalent cascade numbers, it would infinite loop.
   6
   7 ; ERR: error: inline assembly requires more registers than available
   8 ; ERR: error: inline assembly requires more registers than available
   9
  10 %asm.output = type { <16 x i32>, <8 x i32>, <5 x i32>, <4 x i32>, <16 x i32> }
  11
  12 ; CHECK-LABEL: {{^}}illegal_eviction_assert:
  13 ; CHECK: ; def v[4:19] v[20:27] v[0:4] v[0:3] a[0:15]
  14 ; CHECK: ; clobber
  15 ; CHECK: ; use v[4:19] v[20:27] v[0:4] v[0:3] a[1:16]
  16 define void @illegal_eviction_assert(<32 x i32> addrspace(1)* %arg) #0 {
  17   ;%agpr0 = call i32 asm sideeffect "; def $0","=${a0}"()
  18   %asm = call %asm.output asm sideeffect "; def $0 $1 $2 $3 $4","=v,=v,=v,=v,={a[0:15]}"()
  19   %vgpr0 = extractvalue %asm.output %asm, 0
  20   %vgpr1 = extractvalue %asm.output %asm, 1
  21   %vgpr2 = extractvalue %asm.output %asm, 2
  22   %vgpr3 = extractvalue %asm.output %asm, 3
  23   %agpr0 = extractvalue %asm.output %asm, 4
  24   call void asm sideeffect "; clobber", "~{v[0:31]}"()
  25   call void asm sideeffect "; use $0 $1 $2 $3 $4","v,v,v,v,{a[1:16]}"(<16 x i32> %vgpr0, <8 x i32> %vgpr1, <5 x i32> %vgpr2, <4 x i32> %vgpr3, <16 x i32> %agpr0)
  26   ret void
  27 }
  28
  29 attributes #0 = { "amdgpu-waves-per-eu"="8,8" }