llvm/test/CodeGen/Mips/selltk.ll

   1 ; RUN: llc -march=mipsel -mattr=mips16 -relocation-model=pic < %s | FileCheck %s -check-prefix=16
   2
   3 @t = global i32 10, align 4
   4 @f = global i32 199, align 4
   5 @a = global i32 2, align 4
   6 @b = global i32 1000, align 4
   7 @c = global i32 2, align 4
   8 @z1 = common global i32 0, align 4
   9 @z2 = common global i32 0, align 4
  10 @z3 = common global i32 0, align 4
  11 @z4 = common global i32 0, align 4
  12 @.str = private unnamed_addr constant [5 x i8] c"%i \0A\00", align 1
  13
  14 define void @calc_selltk() nounwind "target-cpu"="mips16" "target-features"="+mips16,+o32" {
  15 entry:
  16   %0 = load i32, i32* @a, align 4
  17   %cmp = icmp slt i32 %0, 1000
  18   br i1 %cmp, label %cond.true, label %cond.false
  19
  20 cond.true:                                        ; preds = %entry
  21   %1 = load i32, i32* @t, align 4
  22   br label %cond.end
  23
  24 cond.false:                                       ; preds = %entry
  25   %2 = load i32, i32* @f, align 4
  26   br label %cond.end
  27
  28 cond.end:                                         ; preds = %cond.false, %cond.true
  29   %cond = phi i32 [ %1, %cond.true ], [ %2, %cond.false ]
  30   store i32 %cond, i32* @z1, align 4
  31   %3 = load i32, i32* @b, align 4
  32   %cmp1 = icmp slt i32 %3, 2
  33   br i1 %cmp1, label %cond.true2, label %cond.false3
  34
  35 cond.true2:                                       ; preds = %cond.end
  36   %4 = load i32, i32* @f, align 4
  37   br label %cond.end4
  38
  39 cond.false3:                                      ; preds = %cond.end
  40   %5 = load i32, i32* @t, align 4
  41   br label %cond.end4
  42
  43 cond.end4:                                        ; preds = %cond.false3, %cond.true2
  44   %cond5 = phi i32 [ %4, %cond.true2 ], [ %5, %cond.false3 ]
  45   store i32 %cond5, i32* @z2, align 4
  46   %6 = load i32, i32* @c, align 4
  47   %cmp6 = icmp sgt i32 %6, 2
  48   br i1 %cmp6, label %cond.true7, label %cond.false8
  49
  50 cond.true7:                                       ; preds = %cond.end4
  51   %7 = load i32, i32* @f, align 4
  52   br label %cond.end9
  53
  54 cond.false8:                                      ; preds = %cond.end4
  55   %8 = load i32, i32* @t, align 4
  56   br label %cond.end9
  57
  58 cond.end9:                                        ; preds = %cond.false8, %cond.true7
  59   %cond10 = phi i32 [ %7, %cond.true7 ], [ %8, %cond.false8 ]
  60   store i32 %cond10, i32* @z3, align 4
  61   %9 = load i32, i32* @a, align 4
  62   %cmp11 = icmp sgt i32 %9, 2
  63   br i1 %cmp11, label %cond.true12, label %cond.false13
  64
  65 cond.true12:                                      ; preds = %cond.end9
  66   %10 = load i32, i32* @f, align 4
  67   br label %cond.end14
  68
  69 cond.false13:                                     ; preds = %cond.end9
  70   %11 = load i32, i32* @t, align 4
  71   br label %cond.end14
  72
  73 cond.end14:                                       ; preds = %cond.false13, %cond.true12
  74   %cond15 = phi i32 [ %10, %cond.true12 ], [ %11, %cond.false13 ]
  75   store i32 %cond15, i32* @z4, align 4
  76   ret void
  77 }
  78
  79 attributes #0 = { nounwind "target-cpu"="mips16" "target-features"="+mips16,+o32" }
  80 attributes #1 = { "target-cpu"="mips16" "target-features"="+mips16,+o32" }
  81
  82 ; 16:   slt     ${{[0-9]+}}, ${{[0-9]+}}
  83 ; 16:   btnez   $BB{{[0-9]+}}_{{[0-9]}}
  84
  85 ; 16:   slt     ${{[0-9]+}}, ${{[0-9]+}}
  86 ; 16:   btnez   $BB{{[0-9]+}}_{{[0-9]}}
  87
  88 ; 16:   slti    ${{[0-9]+}}, 3  # 16 bit inst
  89 ; 16:   btnez   $BB{{[0-9]+}}_{{[0-9]}}
  90
  91 ; 16:   slti    ${{[0-9]+}}, 3  # 16 bit inst
  92 ; 16:   btnez   $BB{{[0-9]+}}_{{[0-9]}}
  93