llvm/test/CodeGen/Mips/setltk.ll

   1 ; RUN: llc  -march=mipsel -mattr=mips16 -relocation-model=pic -O3 < %s | FileCheck %s -check-prefix=16
   2 ; RUN: llc  -march=mips -mattr=micromips -mcpu=mips32r6 -relocation-model=pic -O3 < %s | FileCheck %s -check-prefix=MMR6
   3
   4 @j = global i32 -5, align 4
   5 @k = global i32 10, align 4
   6 @l = global i32 20, align 4
   7 @m = global i32 10, align 4
   8 @r1 = common global i32 0, align 4
   9 @r2 = common global i32 0, align 4
  10 @r3 = common global i32 0, align 4
  11
  12 define void @test() nounwind {
  13 entry:
  14   %0 = load i32, i32* @j, align 4
  15   %cmp = icmp slt i32 %0, 10
  16   %conv = zext i1 %cmp to i32
  17   store i32 %conv, i32* @r1, align 4
  18 ; 16:   slti    $[[REGISTER:[0-9]+]], 10
  19 ; MMR6: slti    $[[REGISTER:[0-9]+]], $[[REGISTER:[0-9]+]], 10
  20 ; 16:   move    $[[REGISTER]], $24
  21   ret void
  22 }