llvm/test/CodeGen/RISCV/sadd_sat.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=riscv32 -mattr=+m | FileCheck %s --check-prefix=RV32I
   3 ; RUN: llc < %s -mtriple=riscv64 -mattr=+m | FileCheck %s --check-prefix=RV64I
   4 ; RUN: llc < %s -mtriple=riscv32 -mattr=+m,+zbb | FileCheck %s --check-prefixes=RV32IZbb,RV32IZbbNOZbt
   5 ; RUN: llc < %s -mtriple=riscv64 -mattr=+m,+zbb | FileCheck %s --check-prefixes=RV64IZbb,RV64IZbbNOZbt
   6 ; RUN: llc < %s -mtriple=riscv32 -mattr=+m,+zbb,+experimental-zbt | FileCheck %s --check-prefixes=RV32IZbb,RV32IZbbZbt
   7 ; RUN: llc < %s -mtriple=riscv64 -mattr=+m,+zbb,+experimental-zbt | FileCheck %s --check-prefixes=RV64IZbb,RV64IZbbZbt
   8
   9 declare i4 @llvm.sadd.sat.i4(i4, i4)
  10 declare i8 @llvm.sadd.sat.i8(i8, i8)
  11 declare i16 @llvm.sadd.sat.i16(i16, i16)
  12 declare i32 @llvm.sadd.sat.i32(i32, i32)
  13 declare i64 @llvm.sadd.sat.i64(i64, i64)
  14
  15 define signext i32 @func(i32 signext %x, i32 signext %y) nounwind {
  16 ; RV32I-LABEL: func:
  17 ; RV32I:       # %bb.0:
  18 ; RV32I-NEXT:    mv a2, a0
  19 ; RV32I-NEXT:    add a0, a0, a1
  20 ; RV32I-NEXT:    slt a2, a0, a2
  21 ; RV32I-NEXT:    slti a1, a1, 0
  22 ; RV32I-NEXT:    beq a1, a2, .LBB0_2
  23 ; RV32I-NEXT:  # %bb.1:
  24 ; RV32I-NEXT:    srai a0, a0, 31
  25 ; RV32I-NEXT:    lui a1, 524288
  26 ; RV32I-NEXT:    xor a0, a0, a1
  27 ; RV32I-NEXT:  .LBB0_2:
  28 ; RV32I-NEXT:    ret
  29 ;
  30 ; RV64I-LABEL: func:
  31 ; RV64I:       # %bb.0:
  32 ; RV64I-NEXT:    add a0, a0, a1
  33 ; RV64I-NEXT:    lui a1, 524288
  34 ; RV64I-NEXT:    addiw a2, a1, -1
  35 ; RV64I-NEXT:    bge a0, a2, .LBB0_3
  36 ; RV64I-NEXT:  # %bb.1:
  37 ; RV64I-NEXT:    bge a1, a0, .LBB0_4
  38 ; RV64I-NEXT:  .LBB0_2:
  39 ; RV64I-NEXT:    ret
  40 ; RV64I-NEXT:  .LBB0_3:
  41 ; RV64I-NEXT:    mv a0, a2
  42 ; RV64I-NEXT:    blt a1, a0, .LBB0_2
  43 ; RV64I-NEXT:  .LBB0_4:
  44 ; RV64I-NEXT:    lui a0, 524288
  45 ; RV64I-NEXT:    ret
  46 ;
  47 ; RV32IZbbNOZbt-LABEL: func:
  48 ; RV32IZbbNOZbt:       # %bb.0:
  49 ; RV32IZbbNOZbt-NEXT:    mv a2, a0
  50 ; RV32IZbbNOZbt-NEXT:    add a0, a0, a1
  51 ; RV32IZbbNOZbt-NEXT:    slt a2, a0, a2
  52 ; RV32IZbbNOZbt-NEXT:    slti a1, a1, 0
  53 ; RV32IZbbNOZbt-NEXT:    beq a1, a2, .LBB0_2
  54 ; RV32IZbbNOZbt-NEXT:  # %bb.1:
  55 ; RV32IZbbNOZbt-NEXT:    srai a0, a0, 31
  56 ; RV32IZbbNOZbt-NEXT:    lui a1, 524288
  57 ; RV32IZbbNOZbt-NEXT:    xor a0, a0, a1
  58 ; RV32IZbbNOZbt-NEXT:  .LBB0_2:
  59 ; RV32IZbbNOZbt-NEXT:    ret
  60 ;
  61 ; RV64IZbb-LABEL: func:
  62 ; RV64IZbb:       # %bb.0:
  63 ; RV64IZbb-NEXT:    add a0, a0, a1
  64 ; RV64IZbb-NEXT:    lui a1, 524288
  65 ; RV64IZbb-NEXT:    addiw a2, a1, -1
  66 ; RV64IZbb-NEXT:    min a0, a0, a2
  67 ; RV64IZbb-NEXT:    max a0, a0, a1
  68 ; RV64IZbb-NEXT:    ret
  69 ;
  70 ; RV32IZbbZbt-LABEL: func:
  71 ; RV32IZbbZbt:       # %bb.0:
  72 ; RV32IZbbZbt-NEXT:    add a2, a0, a1
  73 ; RV32IZbbZbt-NEXT:    slt a0, a2, a0
  74 ; RV32IZbbZbt-NEXT:    slti a1, a1, 0
  75 ; RV32IZbbZbt-NEXT:    xor a0, a1, a0
  76 ; RV32IZbbZbt-NEXT:    srai a1, a2, 31
  77 ; RV32IZbbZbt-NEXT:    lui a3, 524288
  78 ; RV32IZbbZbt-NEXT:    xor a1, a1, a3
  79 ; RV32IZbbZbt-NEXT:    cmov a0, a0, a1, a2
  80 ; RV32IZbbZbt-NEXT:    ret
  81   %tmp = call i32 @llvm.sadd.sat.i32(i32 %x, i32 %y);
  82   ret i32 %tmp;
  83 }
  84
  85 define i64 @func2(i64 %x, i64 %y) nounwind {
  86 ; RV32I-LABEL: func2:
  87 ; RV32I:       # %bb.0:
  88 ; RV32I-NEXT:    mv a4, a1
  89 ; RV32I-NEXT:    mv a1, a0
  90 ; RV32I-NEXT:    add a5, a4, a3
  91 ; RV32I-NEXT:    add a0, a0, a2
  92 ; RV32I-NEXT:    sltu a1, a0, a1
  93 ; RV32I-NEXT:    add a1, a5, a1
  94 ; RV32I-NEXT:    xor a2, a4, a1
  95 ; RV32I-NEXT:    xor a3, a4, a3
  96 ; RV32I-NEXT:    not a3, a3
  97 ; RV32I-NEXT:    and a2, a3, a2
  98 ; RV32I-NEXT:    bgez a2, .LBB1_2
  99 ; RV32I-NEXT:  # %bb.1:
 100 ; RV32I-NEXT:    srai a0, a1, 31
 101 ; RV32I-NEXT:    lui a1, 524288
 102 ; RV32I-NEXT:    xor a1, a0, a1
 103 ; RV32I-NEXT:  .LBB1_2:
 104 ; RV32I-NEXT:    ret
 105 ;
 106 ; RV64I-LABEL: func2:
 107 ; RV64I:       # %bb.0:
 108 ; RV64I-NEXT:    mv a2, a0
 109 ; RV64I-NEXT:    add a0, a0, a1
 110 ; RV64I-NEXT:    slt a2, a0, a2
 111 ; RV64I-NEXT:    slti a1, a1, 0
 112 ; RV64I-NEXT:    beq a1, a2, .LBB1_2
 113 ; RV64I-NEXT:  # %bb.1:
 114 ; RV64I-NEXT:    srai a0, a0, 63
 115 ; RV64I-NEXT:    li a1, -1
 116 ; RV64I-NEXT:    slli a1, a1, 63
 117 ; RV64I-NEXT:    xor a0, a0, a1
 118 ; RV64I-NEXT:  .LBB1_2:
 119 ; RV64I-NEXT:    ret
 120 ;
 121 ; RV32IZbbNOZbt-LABEL: func2:
 122 ; RV32IZbbNOZbt:       # %bb.0:
 123 ; RV32IZbbNOZbt-NEXT:    mv a4, a1
 124 ; RV32IZbbNOZbt-NEXT:    mv a1, a0
 125 ; RV32IZbbNOZbt-NEXT:    add a5, a4, a3
 126 ; RV32IZbbNOZbt-NEXT:    add a0, a0, a2
 127 ; RV32IZbbNOZbt-NEXT:    sltu a1, a0, a1
 128 ; RV32IZbbNOZbt-NEXT:    add a1, a5, a1
 129 ; RV32IZbbNOZbt-NEXT:    xor a2, a4, a1
 130 ; RV32IZbbNOZbt-NEXT:    xor a3, a4, a3
 131 ; RV32IZbbNOZbt-NEXT:    andn a2, a2, a3
 132 ; RV32IZbbNOZbt-NEXT:    bgez a2, .LBB1_2
 133 ; RV32IZbbNOZbt-NEXT:  # %bb.1:
 134 ; RV32IZbbNOZbt-NEXT:    srai a0, a1, 31
 135 ; RV32IZbbNOZbt-NEXT:    lui a1, 524288
 136 ; RV32IZbbNOZbt-NEXT:    xor a1, a0, a1
 137 ; RV32IZbbNOZbt-NEXT:  .LBB1_2:
 138 ; RV32IZbbNOZbt-NEXT:    ret
 139 ;
 140 ; RV64IZbbNOZbt-LABEL: func2:
 141 ; RV64IZbbNOZbt:       # %bb.0:
 142 ; RV64IZbbNOZbt-NEXT:    mv a2, a0
 143 ; RV64IZbbNOZbt-NEXT:    add a0, a0, a1
 144 ; RV64IZbbNOZbt-NEXT:    slt a2, a0, a2
 145 ; RV64IZbbNOZbt-NEXT:    slti a1, a1, 0
 146 ; RV64IZbbNOZbt-NEXT:    beq a1, a2, .LBB1_2
 147 ; RV64IZbbNOZbt-NEXT:  # %bb.1:
 148 ; RV64IZbbNOZbt-NEXT:    srai a0, a0, 63
 149 ; RV64IZbbNOZbt-NEXT:    li a1, -1
 150 ; RV64IZbbNOZbt-NEXT:    slli a1, a1, 63
 151 ; RV64IZbbNOZbt-NEXT:    xor a0, a0, a1
 152 ; RV64IZbbNOZbt-NEXT:  .LBB1_2:
 153 ; RV64IZbbNOZbt-NEXT:    ret
 154 ;
 155 ; RV32IZbbZbt-LABEL: func2:
 156 ; RV32IZbbZbt:       # %bb.0:
 157 ; RV32IZbbZbt-NEXT:    add a4, a1, a3
 158 ; RV32IZbbZbt-NEXT:    add a2, a0, a2
 159 ; RV32IZbbZbt-NEXT:    sltu a0, a2, a0
 160 ; RV32IZbbZbt-NEXT:    add a0, a4, a0
 161 ; RV32IZbbZbt-NEXT:    srai a4, a0, 31
 162 ; RV32IZbbZbt-NEXT:    lui a5, 524288
 163 ; RV32IZbbZbt-NEXT:    xor a5, a4, a5
 164 ; RV32IZbbZbt-NEXT:    xor a6, a1, a0
 165 ; RV32IZbbZbt-NEXT:    xor a1, a1, a3
 166 ; RV32IZbbZbt-NEXT:    andn a1, a6, a1
 167 ; RV32IZbbZbt-NEXT:    slti a3, a1, 0
 168 ; RV32IZbbZbt-NEXT:    cmov a1, a3, a5, a0
 169 ; RV32IZbbZbt-NEXT:    cmov a0, a3, a4, a2
 170 ; RV32IZbbZbt-NEXT:    ret
 171 ;
 172 ; RV64IZbbZbt-LABEL: func2:
 173 ; RV64IZbbZbt:       # %bb.0:
 174 ; RV64IZbbZbt-NEXT:    add a2, a0, a1
 175 ; RV64IZbbZbt-NEXT:    slt a0, a2, a0
 176 ; RV64IZbbZbt-NEXT:    slti a1, a1, 0
 177 ; RV64IZbbZbt-NEXT:    xor a0, a1, a0
 178 ; RV64IZbbZbt-NEXT:    srai a1, a2, 63
 179 ; RV64IZbbZbt-NEXT:    li a3, -1
 180 ; RV64IZbbZbt-NEXT:    slli a3, a3, 63
 181 ; RV64IZbbZbt-NEXT:    xor a1, a1, a3
 182 ; RV64IZbbZbt-NEXT:    cmov a0, a0, a1, a2
 183 ; RV64IZbbZbt-NEXT:    ret
 184   %tmp = call i64 @llvm.sadd.sat.i64(i64 %x, i64 %y);
 185   ret i64 %tmp;
 186 }
 187
 188 define signext i16 @func16(i16 signext %x, i16 signext %y) nounwind {
 189 ; RV32I-LABEL: func16:
 190 ; RV32I:       # %bb.0:
 191 ; RV32I-NEXT:    add a0, a0, a1
 192 ; RV32I-NEXT:    lui a1, 8
 193 ; RV32I-NEXT:    addi a1, a1, -1
 194 ; RV32I-NEXT:    bge a0, a1, .LBB2_3
 195 ; RV32I-NEXT:  # %bb.1:
 196 ; RV32I-NEXT:    lui a1, 1048568
 197 ; RV32I-NEXT:    bge a1, a0, .LBB2_4
 198 ; RV32I-NEXT:  .LBB2_2:
 199 ; RV32I-NEXT:    ret
 200 ; RV32I-NEXT:  .LBB2_3:
 201 ; RV32I-NEXT:    mv a0, a1
 202 ; RV32I-NEXT:    lui a1, 1048568
 203 ; RV32I-NEXT:    blt a1, a0, .LBB2_2
 204 ; RV32I-NEXT:  .LBB2_4:
 205 ; RV32I-NEXT:    lui a0, 1048568
 206 ; RV32I-NEXT:    ret
 207 ;
 208 ; RV64I-LABEL: func16:
 209 ; RV64I:       # %bb.0:
 210 ; RV64I-NEXT:    add a0, a0, a1
 211 ; RV64I-NEXT:    lui a1, 8
 212 ; RV64I-NEXT:    addiw a1, a1, -1
 213 ; RV64I-NEXT:    bge a0, a1, .LBB2_3
 214 ; RV64I-NEXT:  # %bb.1:
 215 ; RV64I-NEXT:    lui a1, 1048568
 216 ; RV64I-NEXT:    bge a1, a0, .LBB2_4
 217 ; RV64I-NEXT:  .LBB2_2:
 218 ; RV64I-NEXT:    ret
 219 ; RV64I-NEXT:  .LBB2_3:
 220 ; RV64I-NEXT:    mv a0, a1
 221 ; RV64I-NEXT:    lui a1, 1048568
 222 ; RV64I-NEXT:    blt a1, a0, .LBB2_2
 223 ; RV64I-NEXT:  .LBB2_4:
 224 ; RV64I-NEXT:    lui a0, 1048568
 225 ; RV64I-NEXT:    ret
 226 ;
 227 ; RV32IZbb-LABEL: func16:
 228 ; RV32IZbb:       # %bb.0:
 229 ; RV32IZbb-NEXT:    add a0, a0, a1
 230 ; RV32IZbb-NEXT:    lui a1, 8
 231 ; RV32IZbb-NEXT:    addi a1, a1, -1
 232 ; RV32IZbb-NEXT:    min a0, a0, a1
 233 ; RV32IZbb-NEXT:    lui a1, 1048568
 234 ; RV32IZbb-NEXT:    max a0, a0, a1
 235 ; RV32IZbb-NEXT:    ret
 236 ;
 237 ; RV64IZbb-LABEL: func16:
 238 ; RV64IZbb:       # %bb.0:
 239 ; RV64IZbb-NEXT:    add a0, a0, a1
 240 ; RV64IZbb-NEXT:    lui a1, 8
 241 ; RV64IZbb-NEXT:    addiw a1, a1, -1
 242 ; RV64IZbb-NEXT:    min a0, a0, a1
 243 ; RV64IZbb-NEXT:    lui a1, 1048568
 244 ; RV64IZbb-NEXT:    max a0, a0, a1
 245 ; RV64IZbb-NEXT:    ret
 246   %tmp = call i16 @llvm.sadd.sat.i16(i16 %x, i16 %y);
 247   ret i16 %tmp;
 248 }
 249
 250 define signext i8 @func8(i8 signext %x, i8 signext %y) nounwind {
 251 ; RV32I-LABEL: func8:
 252 ; RV32I:       # %bb.0:
 253 ; RV32I-NEXT:    add a0, a0, a1
 254 ; RV32I-NEXT:    li a1, 127
 255 ; RV32I-NEXT:    bge a0, a1, .LBB3_3
 256 ; RV32I-NEXT:  # %bb.1:
 257 ; RV32I-NEXT:    li a1, -128
 258 ; RV32I-NEXT:    bge a1, a0, .LBB3_4
 259 ; RV32I-NEXT:  .LBB3_2:
 260 ; RV32I-NEXT:    ret
 261 ; RV32I-NEXT:  .LBB3_3:
 262 ; RV32I-NEXT:    li a0, 127
 263 ; RV32I-NEXT:    li a1, -128
 264 ; RV32I-NEXT:    blt a1, a0, .LBB3_2
 265 ; RV32I-NEXT:  .LBB3_4:
 266 ; RV32I-NEXT:    li a0, -128
 267 ; RV32I-NEXT:    ret
 268 ;
 269 ; RV64I-LABEL: func8:
 270 ; RV64I:       # %bb.0:
 271 ; RV64I-NEXT:    add a0, a0, a1
 272 ; RV64I-NEXT:    li a1, 127
 273 ; RV64I-NEXT:    bge a0, a1, .LBB3_3
 274 ; RV64I-NEXT:  # %bb.1:
 275 ; RV64I-NEXT:    li a1, -128
 276 ; RV64I-NEXT:    bge a1, a0, .LBB3_4
 277 ; RV64I-NEXT:  .LBB3_2:
 278 ; RV64I-NEXT:    ret
 279 ; RV64I-NEXT:  .LBB3_3:
 280 ; RV64I-NEXT:    li a0, 127
 281 ; RV64I-NEXT:    li a1, -128
 282 ; RV64I-NEXT:    blt a1, a0, .LBB3_2
 283 ; RV64I-NEXT:  .LBB3_4:
 284 ; RV64I-NEXT:    li a0, -128
 285 ; RV64I-NEXT:    ret
 286 ;
 287 ; RV32IZbb-LABEL: func8:
 288 ; RV32IZbb:       # %bb.0:
 289 ; RV32IZbb-NEXT:    add a0, a0, a1
 290 ; RV32IZbb-NEXT:    li a1, 127
 291 ; RV32IZbb-NEXT:    min a0, a0, a1
 292 ; RV32IZbb-NEXT:    li a1, -128
 293 ; RV32IZbb-NEXT:    max a0, a0, a1
 294 ; RV32IZbb-NEXT:    ret
 295 ;
 296 ; RV64IZbb-LABEL: func8:
 297 ; RV64IZbb:       # %bb.0:
 298 ; RV64IZbb-NEXT:    add a0, a0, a1
 299 ; RV64IZbb-NEXT:    li a1, 127
 300 ; RV64IZbb-NEXT:    min a0, a0, a1
 301 ; RV64IZbb-NEXT:    li a1, -128
 302 ; RV64IZbb-NEXT:    max a0, a0, a1
 303 ; RV64IZbb-NEXT:    ret
 304   %tmp = call i8 @llvm.sadd.sat.i8(i8 %x, i8 %y);
 305   ret i8 %tmp;
 306 }
 307
 308 define signext i4 @func3(i4 signext %x, i4 signext %y) nounwind {
 309 ; RV32I-LABEL: func3:
 310 ; RV32I:       # %bb.0:
 311 ; RV32I-NEXT:    add a0, a0, a1
 312 ; RV32I-NEXT:    li a1, 7
 313 ; RV32I-NEXT:    bge a0, a1, .LBB4_3
 314 ; RV32I-NEXT:  # %bb.1:
 315 ; RV32I-NEXT:    li a1, -8
 316 ; RV32I-NEXT:    bge a1, a0, .LBB4_4
 317 ; RV32I-NEXT:  .LBB4_2:
 318 ; RV32I-NEXT:    ret
 319 ; RV32I-NEXT:  .LBB4_3:
 320 ; RV32I-NEXT:    li a0, 7
 321 ; RV32I-NEXT:    li a1, -8
 322 ; RV32I-NEXT:    blt a1, a0, .LBB4_2
 323 ; RV32I-NEXT:  .LBB4_4:
 324 ; RV32I-NEXT:    li a0, -8
 325 ; RV32I-NEXT:    ret
 326 ;
 327 ; RV64I-LABEL: func3:
 328 ; RV64I:       # %bb.0:
 329 ; RV64I-NEXT:    add a0, a0, a1
 330 ; RV64I-NEXT:    li a1, 7
 331 ; RV64I-NEXT:    bge a0, a1, .LBB4_3
 332 ; RV64I-NEXT:  # %bb.1:
 333 ; RV64I-NEXT:    li a1, -8
 334 ; RV64I-NEXT:    bge a1, a0, .LBB4_4
 335 ; RV64I-NEXT:  .LBB4_2:
 336 ; RV64I-NEXT:    ret
 337 ; RV64I-NEXT:  .LBB4_3:
 338 ; RV64I-NEXT:    li a0, 7
 339 ; RV64I-NEXT:    li a1, -8
 340 ; RV64I-NEXT:    blt a1, a0, .LBB4_2
 341 ; RV64I-NEXT:  .LBB4_4:
 342 ; RV64I-NEXT:    li a0, -8
 343 ; RV64I-NEXT:    ret
 344 ;
 345 ; RV32IZbb-LABEL: func3:
 346 ; RV32IZbb:       # %bb.0:
 347 ; RV32IZbb-NEXT:    add a0, a0, a1
 348 ; RV32IZbb-NEXT:    li a1, 7
 349 ; RV32IZbb-NEXT:    min a0, a0, a1
 350 ; RV32IZbb-NEXT:    li a1, -8
 351 ; RV32IZbb-NEXT:    max a0, a0, a1
 352 ; RV32IZbb-NEXT:    ret
 353 ;
 354 ; RV64IZbb-LABEL: func3:
 355 ; RV64IZbb:       # %bb.0:
 356 ; RV64IZbb-NEXT:    add a0, a0, a1
 357 ; RV64IZbb-NEXT:    li a1, 7
 358 ; RV64IZbb-NEXT:    min a0, a0, a1
 359 ; RV64IZbb-NEXT:    li a1, -8
 360 ; RV64IZbb-NEXT:    max a0, a0, a1
 361 ; RV64IZbb-NEXT:    ret
 362   %tmp = call i4 @llvm.sadd.sat.i4(i4 %x, i4 %y);
 363   ret i4 %tmp;
 364 }