llvm/test/CodeGen/RISCV/select-binop-identity.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -verify-machineinstrs < %s \
   3 ; RUN:   | FileCheck -check-prefix=RV32I %s
   4 ; RUN: llc -mtriple=riscv64 -verify-machineinstrs < %s \
   5 ; RUN:   | FileCheck -check-prefix=RV64I %s
   6
   7 ; InstCombine canonicalizes (c ? x | y : x) to (x | (c ? y : 0)) similar for
   8 ; other binary operations using their identity value as the constant.
   9
  10 ; We can reverse this for and/or/xor. Allowing us to pull the binop into
  11 ; the basic block we create when we expand select.
  12
  13 define signext i32 @and_select_all_ones_i32(i1 zeroext %c, i32 signext %x, i32 %y) {
  14 ; RV32I-LABEL: and_select_all_ones_i32:
  15 ; RV32I:       # %bb.0:
  16 ; RV32I-NEXT:    beqz a0, .LBB0_2
  17 ; RV32I-NEXT:  # %bb.1:
  18 ; RV32I-NEXT:    and a2, a2, a1
  19 ; RV32I-NEXT:  .LBB0_2:
  20 ; RV32I-NEXT:    mv a0, a2
  21 ; RV32I-NEXT:    ret
  22 ;
  23 ; RV64I-LABEL: and_select_all_ones_i32:
  24 ; RV64I:       # %bb.0:
  25 ; RV64I-NEXT:    beqz a0, .LBB0_2
  26 ; RV64I-NEXT:  # %bb.1:
  27 ; RV64I-NEXT:    and a2, a2, a1
  28 ; RV64I-NEXT:  .LBB0_2:
  29 ; RV64I-NEXT:    sext.w a0, a2
  30 ; RV64I-NEXT:    ret
  31   %a = select i1 %c, i32 %x, i32 -1
  32   %b = and i32 %a, %y
  33   ret i32 %b
  34 }
  35
  36 define i64 @and_select_all_ones_i64(i1 zeroext %c, i64 %x, i64 %y) {
  37 ; RV32I-LABEL: and_select_all_ones_i64:
  38 ; RV32I:       # %bb.0:
  39 ; RV32I-NEXT:    bnez a0, .LBB1_2
  40 ; RV32I-NEXT:  # %bb.1:
  41 ; RV32I-NEXT:    and a3, a3, a1
  42 ; RV32I-NEXT:    and a4, a4, a2
  43 ; RV32I-NEXT:  .LBB1_2:
  44 ; RV32I-NEXT:    mv a0, a3
  45 ; RV32I-NEXT:    mv a1, a4
  46 ; RV32I-NEXT:    ret
  47 ;
  48 ; RV64I-LABEL: and_select_all_ones_i64:
  49 ; RV64I:       # %bb.0:
  50 ; RV64I-NEXT:    bnez a0, .LBB1_2
  51 ; RV64I-NEXT:  # %bb.1:
  52 ; RV64I-NEXT:    and a2, a2, a1
  53 ; RV64I-NEXT:  .LBB1_2:
  54 ; RV64I-NEXT:    mv a0, a2
  55 ; RV64I-NEXT:    ret
  56   %a = select i1 %c, i64 -1, i64 %x
  57   %b = and i64 %y, %a
  58   ret i64 %b
  59 }
  60
  61 define signext i32 @or_select_all_zeros_i32(i1 zeroext %c, i32 signext %x, i32 signext %y) {
  62 ; RV32I-LABEL: or_select_all_zeros_i32:
  63 ; RV32I:       # %bb.0:
  64 ; RV32I-NEXT:    beqz a0, .LBB2_2
  65 ; RV32I-NEXT:  # %bb.1:
  66 ; RV32I-NEXT:    or a2, a2, a1
  67 ; RV32I-NEXT:  .LBB2_2:
  68 ; RV32I-NEXT:    mv a0, a2
  69 ; RV32I-NEXT:    ret
  70 ;
  71 ; RV64I-LABEL: or_select_all_zeros_i32:
  72 ; RV64I:       # %bb.0:
  73 ; RV64I-NEXT:    beqz a0, .LBB2_2
  74 ; RV64I-NEXT:  # %bb.1:
  75 ; RV64I-NEXT:    or a2, a2, a1
  76 ; RV64I-NEXT:  .LBB2_2:
  77 ; RV64I-NEXT:    mv a0, a2
  78 ; RV64I-NEXT:    ret
  79   %a = select i1 %c, i32 %x, i32 0
  80   %b = or i32 %y, %a
  81   ret i32 %b
  82 }
  83
  84 define i64 @or_select_all_zeros_i64(i1 zeroext %c, i64 %x, i64 %y) {
  85 ; RV32I-LABEL: or_select_all_zeros_i64:
  86 ; RV32I:       # %bb.0:
  87 ; RV32I-NEXT:    bnez a0, .LBB3_2
  88 ; RV32I-NEXT:  # %bb.1:
  89 ; RV32I-NEXT:    or a3, a3, a1
  90 ; RV32I-NEXT:    or a4, a4, a2
  91 ; RV32I-NEXT:  .LBB3_2:
  92 ; RV32I-NEXT:    mv a0, a3
  93 ; RV32I-NEXT:    mv a1, a4
  94 ; RV32I-NEXT:    ret
  95 ;
  96 ; RV64I-LABEL: or_select_all_zeros_i64:
  97 ; RV64I:       # %bb.0:
  98 ; RV64I-NEXT:    bnez a0, .LBB3_2
  99 ; RV64I-NEXT:  # %bb.1:
 100 ; RV64I-NEXT:    or a2, a2, a1
 101 ; RV64I-NEXT:  .LBB3_2:
 102 ; RV64I-NEXT:    mv a0, a2
 103 ; RV64I-NEXT:    ret
 104   %a = select i1 %c, i64 0, i64 %x
 105   %b = or i64 %a, %y
 106   ret i64 %b
 107 }
 108
 109 define signext i32 @xor_select_all_zeros_i32(i1 zeroext %c, i32 signext %x, i32 signext %y) {
 110 ; RV32I-LABEL: xor_select_all_zeros_i32:
 111 ; RV32I:       # %bb.0:
 112 ; RV32I-NEXT:    bnez a0, .LBB4_2
 113 ; RV32I-NEXT:  # %bb.1:
 114 ; RV32I-NEXT:    xor a2, a2, a1
 115 ; RV32I-NEXT:  .LBB4_2:
 116 ; RV32I-NEXT:    mv a0, a2
 117 ; RV32I-NEXT:    ret
 118 ;
 119 ; RV64I-LABEL: xor_select_all_zeros_i32:
 120 ; RV64I:       # %bb.0:
 121 ; RV64I-NEXT:    bnez a0, .LBB4_2
 122 ; RV64I-NEXT:  # %bb.1:
 123 ; RV64I-NEXT:    xor a2, a2, a1
 124 ; RV64I-NEXT:  .LBB4_2:
 125 ; RV64I-NEXT:    mv a0, a2
 126 ; RV64I-NEXT:    ret
 127   %a = select i1 %c, i32 0, i32 %x
 128   %b = xor i32 %y, %a
 129   ret i32 %b
 130 }
 131
 132 define i64 @xor_select_all_zeros_i64(i1 zeroext %c, i64 %x, i64 %y) {
 133 ; RV32I-LABEL: xor_select_all_zeros_i64:
 134 ; RV32I:       # %bb.0:
 135 ; RV32I-NEXT:    beqz a0, .LBB5_2
 136 ; RV32I-NEXT:  # %bb.1:
 137 ; RV32I-NEXT:    xor a3, a3, a1
 138 ; RV32I-NEXT:    xor a4, a4, a2
 139 ; RV32I-NEXT:  .LBB5_2:
 140 ; RV32I-NEXT:    mv a0, a3
 141 ; RV32I-NEXT:    mv a1, a4
 142 ; RV32I-NEXT:    ret
 143 ;
 144 ; RV64I-LABEL: xor_select_all_zeros_i64:
 145 ; RV64I:       # %bb.0:
 146 ; RV64I-NEXT:    beqz a0, .LBB5_2
 147 ; RV64I-NEXT:  # %bb.1:
 148 ; RV64I-NEXT:    xor a2, a2, a1
 149 ; RV64I-NEXT:  .LBB5_2:
 150 ; RV64I-NEXT:    mv a0, a2
 151 ; RV64I-NEXT:    ret
 152   %a = select i1 %c, i64 %x, i64 0
 153   %b = xor i64 %a, %y
 154   ret i64 %b
 155 }
 156
 157 define signext i32 @add_select_all_zeros_i32(i1 zeroext %c, i32 signext %x, i32 signext %y) {
 158 ; RV32I-LABEL: add_select_all_zeros_i32:
 159 ; RV32I:       # %bb.0:
 160 ; RV32I-NEXT:    bnez a0, .LBB6_2
 161 ; RV32I-NEXT:  # %bb.1:
 162 ; RV32I-NEXT:    add a2, a2, a1
 163 ; RV32I-NEXT:  .LBB6_2:
 164 ; RV32I-NEXT:    mv a0, a2
 165 ; RV32I-NEXT:    ret
 166 ;
 167 ; RV64I-LABEL: add_select_all_zeros_i32:
 168 ; RV64I:       # %bb.0:
 169 ; RV64I-NEXT:    bnez a0, .LBB6_2
 170 ; RV64I-NEXT:  # %bb.1:
 171 ; RV64I-NEXT:    addw a2, a2, a1
 172 ; RV64I-NEXT:  .LBB6_2:
 173 ; RV64I-NEXT:    mv a0, a2
 174 ; RV64I-NEXT:    ret
 175   %a = select i1 %c, i32 0, i32 %x
 176   %b = add i32 %y, %a
 177   ret i32 %b
 178 }
 179
 180 define i64 @add_select_all_zeros_i64(i1 zeroext %c, i64 %x, i64 %y) {
 181 ; RV32I-LABEL: add_select_all_zeros_i64:
 182 ; RV32I:       # %bb.0:
 183 ; RV32I-NEXT:    beqz a0, .LBB7_2
 184 ; RV32I-NEXT:  # %bb.1:
 185 ; RV32I-NEXT:    add a0, a4, a2
 186 ; RV32I-NEXT:    add a1, a3, a1
 187 ; RV32I-NEXT:    sltu a2, a1, a3
 188 ; RV32I-NEXT:    add a4, a0, a2
 189 ; RV32I-NEXT:    mv a3, a1
 190 ; RV32I-NEXT:  .LBB7_2:
 191 ; RV32I-NEXT:    mv a0, a3
 192 ; RV32I-NEXT:    mv a1, a4
 193 ; RV32I-NEXT:    ret
 194 ;
 195 ; RV64I-LABEL: add_select_all_zeros_i64:
 196 ; RV64I:       # %bb.0:
 197 ; RV64I-NEXT:    beqz a0, .LBB7_2
 198 ; RV64I-NEXT:  # %bb.1:
 199 ; RV64I-NEXT:    add a2, a2, a1
 200 ; RV64I-NEXT:  .LBB7_2:
 201 ; RV64I-NEXT:    mv a0, a2
 202 ; RV64I-NEXT:    ret
 203   %a = select i1 %c, i64 %x, i64 0
 204   %b = add i64 %a, %y
 205   ret i64 %b
 206 }
 207
 208 define signext i32 @sub_select_all_zeros_i32(i1 zeroext %c, i32 signext %x, i32 signext %y) {
 209 ; RV32I-LABEL: sub_select_all_zeros_i32:
 210 ; RV32I:       # %bb.0:
 211 ; RV32I-NEXT:    bnez a0, .LBB8_2
 212 ; RV32I-NEXT:  # %bb.1:
 213 ; RV32I-NEXT:    sub a2, a2, a1
 214 ; RV32I-NEXT:  .LBB8_2:
 215 ; RV32I-NEXT:    mv a0, a2
 216 ; RV32I-NEXT:    ret
 217 ;
 218 ; RV64I-LABEL: sub_select_all_zeros_i32:
 219 ; RV64I:       # %bb.0:
 220 ; RV64I-NEXT:    bnez a0, .LBB8_2
 221 ; RV64I-NEXT:  # %bb.1:
 222 ; RV64I-NEXT:    subw a2, a2, a1
 223 ; RV64I-NEXT:  .LBB8_2:
 224 ; RV64I-NEXT:    mv a0, a2
 225 ; RV64I-NEXT:    ret
 226   %a = select i1 %c, i32 0, i32 %x
 227   %b = sub i32 %y, %a
 228   ret i32 %b
 229 }
 230
 231 define i64 @sub_select_all_zeros_i64(i1 zeroext %c, i64 %x, i64 %y) {
 232 ; RV32I-LABEL: sub_select_all_zeros_i64:
 233 ; RV32I:       # %bb.0:
 234 ; RV32I-NEXT:    beqz a0, .LBB9_2
 235 ; RV32I-NEXT:  # %bb.1:
 236 ; RV32I-NEXT:    sltu a0, a3, a1
 237 ; RV32I-NEXT:    sub a2, a4, a2
 238 ; RV32I-NEXT:    sub a4, a2, a0
 239 ; RV32I-NEXT:    sub a3, a3, a1
 240 ; RV32I-NEXT:  .LBB9_2:
 241 ; RV32I-NEXT:    mv a0, a3
 242 ; RV32I-NEXT:    mv a1, a4
 243 ; RV32I-NEXT:    ret
 244 ;
 245 ; RV64I-LABEL: sub_select_all_zeros_i64:
 246 ; RV64I:       # %bb.0:
 247 ; RV64I-NEXT:    beqz a0, .LBB9_2
 248 ; RV64I-NEXT:  # %bb.1:
 249 ; RV64I-NEXT:    sub a2, a2, a1
 250 ; RV64I-NEXT:  .LBB9_2:
 251 ; RV64I-NEXT:    mv a0, a2
 252 ; RV64I-NEXT:    ret
 253   %a = select i1 %c, i64 %x, i64 0
 254   %b = sub i64 %y, %a
 255   ret i64 %b
 256 }