llvm/test/CodeGen/RISCV/uadd_sat.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=riscv32 -mattr=+m | FileCheck %s --check-prefix=RV32I
   3 ; RUN: llc < %s -mtriple=riscv64 -mattr=+m | FileCheck %s --check-prefix=RV64I
   4 ; RUN: llc < %s -mtriple=riscv32 -mattr=+m,+zbb | FileCheck %s --check-prefix=RV32IZbb
   5 ; RUN: llc < %s -mtriple=riscv64 -mattr=+m,+zbb | FileCheck %s --check-prefix=RV64IZbb
   6
   7 declare i4 @llvm.uadd.sat.i4(i4, i4)
   8 declare i8 @llvm.uadd.sat.i8(i8, i8)
   9 declare i16 @llvm.uadd.sat.i16(i16, i16)
  10 declare i32 @llvm.uadd.sat.i32(i32, i32)
  11 declare i64 @llvm.uadd.sat.i64(i64, i64)
  12
  13 define signext i32 @func(i32 signext %x, i32 signext %y) nounwind {
  14 ; RV32I-LABEL: func:
  15 ; RV32I:       # %bb.0:
  16 ; RV32I-NEXT:    mv a2, a0
  17 ; RV32I-NEXT:    add a1, a0, a1
  18 ; RV32I-NEXT:    li a0, -1
  19 ; RV32I-NEXT:    bltu a1, a2, .LBB0_2
  20 ; RV32I-NEXT:  # %bb.1:
  21 ; RV32I-NEXT:    mv a0, a1
  22 ; RV32I-NEXT:  .LBB0_2:
  23 ; RV32I-NEXT:    ret
  24 ;
  25 ; RV64I-LABEL: func:
  26 ; RV64I:       # %bb.0:
  27 ; RV64I-NEXT:    mv a2, a0
  28 ; RV64I-NEXT:    addw a1, a0, a1
  29 ; RV64I-NEXT:    li a0, -1
  30 ; RV64I-NEXT:    bltu a1, a2, .LBB0_2
  31 ; RV64I-NEXT:  # %bb.1:
  32 ; RV64I-NEXT:    mv a0, a1
  33 ; RV64I-NEXT:  .LBB0_2:
  34 ; RV64I-NEXT:    ret
  35 ;
  36 ; RV32IZbb-LABEL: func:
  37 ; RV32IZbb:       # %bb.0:
  38 ; RV32IZbb-NEXT:    not a2, a1
  39 ; RV32IZbb-NEXT:    minu a0, a0, a2
  40 ; RV32IZbb-NEXT:    add a0, a0, a1
  41 ; RV32IZbb-NEXT:    ret
  42 ;
  43 ; RV64IZbb-LABEL: func:
  44 ; RV64IZbb:       # %bb.0:
  45 ; RV64IZbb-NEXT:    not a2, a1
  46 ; RV64IZbb-NEXT:    minu a0, a0, a2
  47 ; RV64IZbb-NEXT:    addw a0, a0, a1
  48 ; RV64IZbb-NEXT:    ret
  49   %tmp = call i32 @llvm.uadd.sat.i32(i32 %x, i32 %y);
  50   ret i32 %tmp;
  51 }
  52
  53 define i64 @func2(i64 %x, i64 %y) nounwind {
  54 ; RV32I-LABEL: func2:
  55 ; RV32I:       # %bb.0:
  56 ; RV32I-NEXT:    add a3, a1, a3
  57 ; RV32I-NEXT:    add a2, a0, a2
  58 ; RV32I-NEXT:    sltu a4, a2, a0
  59 ; RV32I-NEXT:    add a3, a3, a4
  60 ; RV32I-NEXT:    beq a3, a1, .LBB1_2
  61 ; RV32I-NEXT:  # %bb.1:
  62 ; RV32I-NEXT:    sltu a4, a3, a1
  63 ; RV32I-NEXT:  .LBB1_2:
  64 ; RV32I-NEXT:    li a0, -1
  65 ; RV32I-NEXT:    li a1, -1
  66 ; RV32I-NEXT:    bnez a4, .LBB1_4
  67 ; RV32I-NEXT:  # %bb.3:
  68 ; RV32I-NEXT:    mv a0, a2
  69 ; RV32I-NEXT:    mv a1, a3
  70 ; RV32I-NEXT:  .LBB1_4:
  71 ; RV32I-NEXT:    ret
  72 ;
  73 ; RV64I-LABEL: func2:
  74 ; RV64I:       # %bb.0:
  75 ; RV64I-NEXT:    mv a2, a0
  76 ; RV64I-NEXT:    add a1, a0, a1
  77 ; RV64I-NEXT:    li a0, -1
  78 ; RV64I-NEXT:    bltu a1, a2, .LBB1_2
  79 ; RV64I-NEXT:  # %bb.1:
  80 ; RV64I-NEXT:    mv a0, a1
  81 ; RV64I-NEXT:  .LBB1_2:
  82 ; RV64I-NEXT:    ret
  83 ;
  84 ; RV32IZbb-LABEL: func2:
  85 ; RV32IZbb:       # %bb.0:
  86 ; RV32IZbb-NEXT:    add a3, a1, a3
  87 ; RV32IZbb-NEXT:    add a2, a0, a2
  88 ; RV32IZbb-NEXT:    sltu a4, a2, a0
  89 ; RV32IZbb-NEXT:    add a3, a3, a4
  90 ; RV32IZbb-NEXT:    beq a3, a1, .LBB1_2
  91 ; RV32IZbb-NEXT:  # %bb.1:
  92 ; RV32IZbb-NEXT:    sltu a4, a3, a1
  93 ; RV32IZbb-NEXT:  .LBB1_2:
  94 ; RV32IZbb-NEXT:    li a0, -1
  95 ; RV32IZbb-NEXT:    li a1, -1
  96 ; RV32IZbb-NEXT:    bnez a4, .LBB1_4
  97 ; RV32IZbb-NEXT:  # %bb.3:
  98 ; RV32IZbb-NEXT:    mv a0, a2
  99 ; RV32IZbb-NEXT:    mv a1, a3
 100 ; RV32IZbb-NEXT:  .LBB1_4:
 101 ; RV32IZbb-NEXT:    ret
 102 ;
 103 ; RV64IZbb-LABEL: func2:
 104 ; RV64IZbb:       # %bb.0:
 105 ; RV64IZbb-NEXT:    not a2, a1
 106 ; RV64IZbb-NEXT:    minu a0, a0, a2
 107 ; RV64IZbb-NEXT:    add a0, a0, a1
 108 ; RV64IZbb-NEXT:    ret
 109   %tmp = call i64 @llvm.uadd.sat.i64(i64 %x, i64 %y);
 110   ret i64 %tmp;
 111 }
 112
 113 define zeroext i16 @func16(i16 zeroext %x, i16 zeroext %y) nounwind {
 114 ; RV32I-LABEL: func16:
 115 ; RV32I:       # %bb.0:
 116 ; RV32I-NEXT:    add a0, a0, a1
 117 ; RV32I-NEXT:    lui a1, 16
 118 ; RV32I-NEXT:    addi a1, a1, -1
 119 ; RV32I-NEXT:    bltu a0, a1, .LBB2_2
 120 ; RV32I-NEXT:  # %bb.1:
 121 ; RV32I-NEXT:    mv a0, a1
 122 ; RV32I-NEXT:  .LBB2_2:
 123 ; RV32I-NEXT:    ret
 124 ;
 125 ; RV64I-LABEL: func16:
 126 ; RV64I:       # %bb.0:
 127 ; RV64I-NEXT:    add a0, a0, a1
 128 ; RV64I-NEXT:    lui a1, 16
 129 ; RV64I-NEXT:    addiw a1, a1, -1
 130 ; RV64I-NEXT:    bltu a0, a1, .LBB2_2
 131 ; RV64I-NEXT:  # %bb.1:
 132 ; RV64I-NEXT:    mv a0, a1
 133 ; RV64I-NEXT:  .LBB2_2:
 134 ; RV64I-NEXT:    ret
 135 ;
 136 ; RV32IZbb-LABEL: func16:
 137 ; RV32IZbb:       # %bb.0:
 138 ; RV32IZbb-NEXT:    add a0, a0, a1
 139 ; RV32IZbb-NEXT:    lui a1, 16
 140 ; RV32IZbb-NEXT:    addi a1, a1, -1
 141 ; RV32IZbb-NEXT:    minu a0, a0, a1
 142 ; RV32IZbb-NEXT:    ret
 143 ;
 144 ; RV64IZbb-LABEL: func16:
 145 ; RV64IZbb:       # %bb.0:
 146 ; RV64IZbb-NEXT:    add a0, a0, a1
 147 ; RV64IZbb-NEXT:    lui a1, 16
 148 ; RV64IZbb-NEXT:    addiw a1, a1, -1
 149 ; RV64IZbb-NEXT:    minu a0, a0, a1
 150 ; RV64IZbb-NEXT:    ret
 151   %tmp = call i16 @llvm.uadd.sat.i16(i16 %x, i16 %y);
 152   ret i16 %tmp;
 153 }
 154
 155 define zeroext i8 @func8(i8 zeroext %x, i8 zeroext %y) nounwind {
 156 ; RV32I-LABEL: func8:
 157 ; RV32I:       # %bb.0:
 158 ; RV32I-NEXT:    add a0, a0, a1
 159 ; RV32I-NEXT:    li a1, 255
 160 ; RV32I-NEXT:    bltu a0, a1, .LBB3_2
 161 ; RV32I-NEXT:  # %bb.1:
 162 ; RV32I-NEXT:    li a0, 255
 163 ; RV32I-NEXT:  .LBB3_2:
 164 ; RV32I-NEXT:    ret
 165 ;
 166 ; RV64I-LABEL: func8:
 167 ; RV64I:       # %bb.0:
 168 ; RV64I-NEXT:    add a0, a0, a1
 169 ; RV64I-NEXT:    li a1, 255
 170 ; RV64I-NEXT:    bltu a0, a1, .LBB3_2
 171 ; RV64I-NEXT:  # %bb.1:
 172 ; RV64I-NEXT:    li a0, 255
 173 ; RV64I-NEXT:  .LBB3_2:
 174 ; RV64I-NEXT:    ret
 175 ;
 176 ; RV32IZbb-LABEL: func8:
 177 ; RV32IZbb:       # %bb.0:
 178 ; RV32IZbb-NEXT:    add a0, a0, a1
 179 ; RV32IZbb-NEXT:    li a1, 255
 180 ; RV32IZbb-NEXT:    minu a0, a0, a1
 181 ; RV32IZbb-NEXT:    ret
 182 ;
 183 ; RV64IZbb-LABEL: func8:
 184 ; RV64IZbb:       # %bb.0:
 185 ; RV64IZbb-NEXT:    add a0, a0, a1
 186 ; RV64IZbb-NEXT:    li a1, 255
 187 ; RV64IZbb-NEXT:    minu a0, a0, a1
 188 ; RV64IZbb-NEXT:    ret
 189   %tmp = call i8 @llvm.uadd.sat.i8(i8 %x, i8 %y);
 190   ret i8 %tmp;
 191 }
 192
 193 define zeroext i4 @func3(i4 zeroext %x, i4 zeroext %y) nounwind {
 194 ; RV32I-LABEL: func3:
 195 ; RV32I:       # %bb.0:
 196 ; RV32I-NEXT:    add a0, a0, a1
 197 ; RV32I-NEXT:    li a1, 15
 198 ; RV32I-NEXT:    bltu a0, a1, .LBB4_2
 199 ; RV32I-NEXT:  # %bb.1:
 200 ; RV32I-NEXT:    li a0, 15
 201 ; RV32I-NEXT:  .LBB4_2:
 202 ; RV32I-NEXT:    ret
 203 ;
 204 ; RV64I-LABEL: func3:
 205 ; RV64I:       # %bb.0:
 206 ; RV64I-NEXT:    add a0, a0, a1
 207 ; RV64I-NEXT:    li a1, 15
 208 ; RV64I-NEXT:    bltu a0, a1, .LBB4_2
 209 ; RV64I-NEXT:  # %bb.1:
 210 ; RV64I-NEXT:    li a0, 15
 211 ; RV64I-NEXT:  .LBB4_2:
 212 ; RV64I-NEXT:    ret
 213 ;
 214 ; RV32IZbb-LABEL: func3:
 215 ; RV32IZbb:       # %bb.0:
 216 ; RV32IZbb-NEXT:    add a0, a0, a1
 217 ; RV32IZbb-NEXT:    li a1, 15
 218 ; RV32IZbb-NEXT:    minu a0, a0, a1
 219 ; RV32IZbb-NEXT:    ret
 220 ;
 221 ; RV64IZbb-LABEL: func3:
 222 ; RV64IZbb:       # %bb.0:
 223 ; RV64IZbb-NEXT:    add a0, a0, a1
 224 ; RV64IZbb-NEXT:    li a1, 15
 225 ; RV64IZbb-NEXT:    minu a0, a0, a1
 226 ; RV64IZbb-NEXT:    ret
 227   %tmp = call i4 @llvm.uadd.sat.i4(i4 %x, i4 %y);
 228   ret i4 %tmp;
 229 }